1. AXI4总线协议概述
AXI4（Advanced eXtensible Interface 4）是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中的核心总线标准。作为现代SoC设计的基石，它定义了主设备（Master）与从设备（Slave）之间高效通信的规则。我第一次接触AXI4是在设计一个图像处理芯片时，当时需要将多个IP核（如DSP、DMA控制器和存储器控制器）高效互联，AXI4完美解决了我们的需求。
与早期的AHB（Advanced High-performance Bus）相比，AXI4最大的特点是采用了分离的地址/数据通道和基于握手的双向流控机制。这种设计使得读写操作可以完全并行，实测带宽比AHB提高了3倍以上。举个例子，当主设备在写入数据的同时，可以立即发起新的读请求，而无需等待当前传输完成——这就像在高速公路上设置了独立的进出车道，彻底避免了传统总线中常见的"堵车"现象。
AXI4协议包含三个变体：
- AXI4-Full：支持突发传输和复杂内存操作，适合处理器与DDR等高性能外设的连接
- AXI4-Lite：简化版本，适用于寄存器配置等简单场景
- AXI4-Stream：无地址的连续数据流传输，专为视频、网络数据流优化
2. AXI4的核心架构与信号组成
2.1 通道分离设计
AXI4的精髓在于其五组独立通道：
- 读地址通道（AR）：包含ARVALID、ARREADY、ARADDR等信号
- 读数据通道（R）：包含RVALID、RREADY、RDATA等信号
- 写地址通道（AW）：类似读地址通道但用于写操作
- 写数据通道（W）：包含WDATA、WSTRB等关键信号
- 写响应通道（B）：传输从设备的操作状态（如OKAY、EXOKAY）
这种分离设计使得主设备可以同时维持多个未完成事务。在实际FPGA项目中，我曾利用这个特性实现了DMA控制器同时读取传感器数据并写入DDR的操作，吞吐量达到理论峰值的92%。
2.2 关键信号详解
以写操作为例，典型信号包括：
- AWID/WID：事务ID，支持乱序完成
- *AWADDR/WADDR