1. 项目背景与核心目标
在数字信号处理领域，混频技术是实现频率转换的基础操作，而FFT（快速傅里叶变换）则是频谱分析的核心工具。这个项目要解决的实际问题是：如何验证混频后的sin信号在数字域处理的正确性？通过同时使用Matlab仿真和FPGA硬件实现，我们可以获得双重验证——Matlab提供算法层面的理论参考，FPGA则验证实际硬件环境下的可行性。
我最近在做一个无线通信项目时，就遇到了混频后信号频谱异常的问题。当时在Matlab仿真中一切正常，但烧录到FPGA后频谱出现了不该有的谐波成分。这个经历让我深刻认识到跨平台验证的重要性，也促使我系统整理了这套验证方法。
2. 系统架构设计与工具选型
2.1 整体验证流程
整个验证系统包含三个关键环节：
- 信号生成与混频：产生基础sin信号并进行数字混频
- FFT频谱分析：对混频前后的信号进行频域分析
- 平台对比验证：Matlab与FPGA实现结果比对
2.2 为什么选择Matlab+FPGA组合？
-
Matlab优势：
- 丰富的信号处理工具箱（Signal Processing Toolbox）
- 快速的算法验证能力
- 直观的可视化功能（特别是频谱分析）
-
FPGA优势：
- 真实的硬件时序环境
- 验证算法在资源受限条件下的可行性
- 评估实际处理延迟和吞吐量
提示：Xilinx的System Generator工具可以搭建Matlab与Vivado的桥梁，实现算法到硬件的无缝过渡，这对混合验证特别有用。
3. Matlab实现详解
3.1 信号生成与混频
matlab复制fs = 100e6; % 采样率100MHz
t = 0:1/fs:1e-6; % 1μs时间序列
% 生成两路sin信号
f1 = 10e6; f2 = 30e6;
sig1 = sin(2*pi*f1*t);
sig2 = sin(2*pi*f2*t);
% 数字混频（乘法器实现）
mixed_sig = sig1 .* sig2;
这里有几个关键参数选择需要注意：
- 采样率fs要至少是最高信号频率的2.5倍（Nyquist定理）
- 时间序列长度决定频率分辨率（1/t_total）
- 混频后的理论频率成分应该是|f1±f2|（即20MHz和40MHz）
3.2 FFT实现与频谱分析
matlab复制N = 1024; % FFT点数
f = (-N/2:N/2-1)*(fs/N); % 频率轴
% 计算FFT并移位
spectrum = abs(fftshift(fft(mixed_sig, N)));
% 绘制频谱
figure;
plot(f/1e6, 20*log10(spectrum/max(spectrum)));
xlabel('Frequency (MHz)'); ylabel('Normalized Amplitude (dB)');
title('混频信号频谱');
grid on;
实测中发现的一个典型问题：当FFT点数不是2的整数幂时，Matlab的fft函数会使用较慢的算法。建议始终使用512/1024/2048这类点数。
4. FPGA实现关键点
4.1 Vivado中的IP核配置
在FPGA端，我们主要使用以下IP核：
-
DDS Compiler：生成sin信号
- 配置为2路独立输出
- 相位增量寄存器控制频率
- 建议使用16位输出精度
-
Multiplier：实现数字混频
- 选择"Use LUTs"而非DSP48
- 对于10-30MHz信号，12位位宽足够
-
FFT IP核：频谱分析
- 配置为1024点
- 选择流水线(Pipelined)架构
- 缩放方案选择块浮点(Block Floating Point)
4.2 时序约束关键点
tcl复制create_clock -period 10 [get_ports clk]
set_input_delay -clock clk 2 [get_ports data_in]
set_multicycle_path -setup 2 -from [get_pins dds/gen_clk] -to [get_pins mult/a]
在实现中遇到的最棘手问题是跨时钟域处理。我的经验是：
- 对DDS输出信号必须打两拍同步
- 乘法器输入需要保持寄存器
- FFT的block_ready信号要作为状态机触发条件
5. 对比验证与问题排查
5.1 理想vs实际的频谱对比
| 特征 | Matlab结果 | FPGA结果 |
|---|---|---|
| 主峰频率 | 20.00/40.00MHz | 19.98/40.02MHz |
| 谐波失真 | <-80dBc | <-65dBc |
| 处理延迟 | 即时 | 约1.2μs |
造成差异的主要原因：
- FPGA的有限字长效应（特别是乘法器的截断误差）
- 时钟抖动引起的相位噪声
- FFT IP核的量化误差
5.2 常见问题排查指南
-
频谱泄露严重：
- 检查是否使用了窗函数（FPGA中可前置Hanning窗）
- 确认信号频率是fs/N的整数倍
-
杂散频率出现：
- 检查DDS的相位累加器位宽（建议≥24位）
- 确认乘法器没有溢出
-
FFT输出不稳定：
- 检查s_axis_config_tdata的CP_LEN参数
- 确认s_axis_data_tvalid持续足够时钟周期
6. 性能优化实践
6.1 资源利用优化
通过以下方法节省FPGA资源：
- 共享单个FFT IP核（时分复用）
- 使用CORDIC算法替代DDS
- 降低FFT点数到512（牺牲频率分辨率）
在我的Kintex-7上实测资源占用：
- 原始方案：2380 LUTs, 5 DSP48
- 优化后：1520 LUTs, 3 DSP48
6.2 精度提升技巧
-
混频前提升位宽：
verilog复制reg [15:0] dds_out1, dds_out2; wire [31:0] mult_out = dds_out1 * dds_out2; // 全精度保留 -
FFT输出后处理：
matlab复制% 在Matlab中对FPGA导出数据补偿量化误差 fpga_data = fpga_data * (2^15/N); -
校准DDS相位：
verilog复制always @(posedge clk) begin if (calib_en) phase_acc <= phase_acc + 32'h1000; end
这个项目最让我意外的发现是：在FPGA中，适当引入可控的直流偏移反而能改善频谱纯度。这是因为完全理想的乘法器会引入奇次谐波，而微小的直流分量可以打破这种对称性。