嵌入式系统中断机制：原理、实践与STM32应用

1. 嵌入式系统中的中断机制概述

在嵌入式系统开发中，中断机制是实现实时响应的核心技术。想象一下，你正在厨房准备晚餐，如果每隔几秒就要去门口检查是否有快递，这显然效率低下。中断机制就像门铃，让你可以专心做饭，只有当快递员按门铃时才去开门。

1.1 轮询与中断的本质区别

轮询方式就像那个不断检查门口的厨师，代码实现通常如下：

c复制while(1) {
    if(check_condition()) {
        handle_event();
    }
    // 其他任务
}

这种方式存在三个主要问题：

1. CPU利用率低下：大部分时间都在做无意义的检查
   2.响应延迟不确定：取决于轮询周期
   3.功耗较高：CPU始终处于活跃状态

相比之下，中断机制的伪代码逻辑是：

c复制void main() {
    setup_interrupt();
    while(1) {
        // 主任务
    }
}

void interrupt_handler() {
    handle_event();
}

1.2 中断的三大优势

1. 实时响应：现代MCU的中断响应时间通常在几十纳秒到几微秒之间。以STM32F103为例，从中断发生到进入ISR最快只需12个时钟周期（72MHz主频下约167ns）

2. 高效CPU利用：没有中断时CPU可以执行主任务或进入低功耗模式。实测显示，采用中断处理按键可使CPU利用率从轮询时的近100%降至不足1%

3. 低功耗设计：配合MCU的低功耗模式，中断唤醒机制可使系统待机电流降至微安级。例如STM32L4系列在STOP2模式下仅消耗1.5μA，仍能响应外部中断

2. STM32中断系统架构详解

2.1 NVIC控制器工作原理

Nested Vectored Interrupt Controller（NVIC）是ARM Cortex-M内核的标准组件，STM32全系列都采用这一设计。其核心特性包括：

• 支持多达240个中断源（具体数量依型号而定）
• 可配置的256级优先级（实际使用中通常只实现4-8位）
• 支持优先级分组和抢占
• 硬件自动保存/恢复上下文

NVIC的优先级配置寄存器（IPRx）采用"高位有效"设计，这意味着数值越小优先级越高。例如：

c复制// 设置EXTI0中断优先级为2（抢占）和1（子优先级）
NVIC_SetPriority(EXTI0_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 2, 1));

2.2 中断向量表的实现机制

中断向量表是连接硬件中断和软件处理程序的关键桥梁。在STM32中，这个表通常位于Flash起始位置（0x08000000），其典型结构如下：

地址偏移	中断类型	默认处理函数
0x0000	初始SP值	-
0x0004	Reset	Reset_Handler
0x0008	NMI	NMI_Handler
0x000C	HardFault	HardFault_Handler
...	...	...
0x0040	EXTI0	EXTI0_IRQHandler

在工程启动文件（如startup_stm32f103xe.s）中，会使用类似下面的汇编代码定义向量表：

assembly复制g_pfnVectors:
    .word _estack
    .word Reset_Handler
    .word NMI_Handler
    .word