FPGA实现信号调制度测量的系统设计与优化

1. 项目背景与核心需求

在通信系统测试和电子测量领域，信号调制度（Modulation Depth）的精确测量是评估调制信号质量的关键指标。传统测量方法通常依赖专用仪器设备，而本项目创新性地采用纯FPGA方案实现了一套完整的调制度测量系统。这种方案特别适合需要嵌入式部署或成本敏感的应用场景。

作为2022年全国大学生电子设计竞赛的F题解决方案，该系统实现了从信号采集、数字处理到结果显示的全流程功能。核心价值在于：

• 纯硬件逻辑实现，处理延迟可精确控制
• 模块化设计便于功能扩展
• 资源占用优化适合中低端FPGA
• 完整配套工具链（MATLAB仿真+串口显示）

提示：该项目代码量约3000行Verilog，在Xilinx Artix-7系列FPGA上实测资源占用率约65%，处理延迟稳定在5μs以内。

2. 系统架构设计

2.1 整体数据流

信号处理链路采用典型的数字信号处理流水线结构：

code复制ADC采样 → FIR滤波 → FFT变换 → 寻峰算法 → 调制度计算 → UART输出

同时通过DDS模块生成测试信号用于系统自检。

2.2 关键模块选型

• FFT核：采用Xilinx IP核实现1024点FFT，平衡精度与资源消耗
• FIR滤波器：使用对称系数结构减少乘法器用量
• DDS：相位累加器位宽32bit，输出18bit正弦波
• UART：自定义协议包含CRC校验确保传输可靠性

3. 核心模块实现细节

3.1 FFT频谱分析模块

采用基2时域抽选算法，关键参数：

verilog复制parameter FFT_LENGTH = 1024;
parameter DATA_WIDTH = 16;
parameter TWIDDLE_WIDTH = 18;

实现要点：

1. 乒乓缓冲处理解决连续数据流问题
2. 汉宁窗函数抑制频谱泄漏
3. 定点数运算的精度控制策略

实测在100MHz时钟下，完成1024点FFT耗时10.24μs，与理论计算完全一致。

3.2 DDS信号生成

相位累加器设计：

verilog复制reg [31:0] phase_acc;
always @(posedge clk) begin
    phase_acc <= phase_acc + freq_ctrl_word;
end

波形存储采用分段线性压缩技术，将正弦表压缩至1K×18bit ROM，节省70%存储资源。

3.3 自适应FIR滤波器

系数动态加载机制：

• 通过UART接收新系数
• 双缓冲切换避免瞬态失真
• 系数归一化处理防止溢出

典型滤波器特性：

• 通带波动：<0.1dB
• 阻带衰减：>60dB
• 群延迟：恒定15个时钟周期

4. 调制度测量算法

4.1 寻峰算法优化

改进的三点比较法流程：

1. 滑动窗口检测局部极大值
2. 二次插值精确峰位定位
3. 幅度阈值滤波消除噪声干扰

相比传统方法，频率分辨率提升3倍，在SNR=30dB时仍可稳定检测。

4.2 调制度计算公式

对于AM信号：

code复制调制深度 = (A_max - A_min) / (A_max + A_min) × 100%

FPGA实现采用CORDIC算法完成除法运算，误差<0.5%。

5. 系统验证方案

5.1 MATLAB仿真框架

构建了完整的数字孪生测试环境：

matlab复制% 信号生成
carrier = sin(2*pi*fc*t);
mod_signal = (1 + m*sin(2*pi*fm*t)).*carrier;

% 添加通道影响
rx_signal = awgn(mod_signal, snr, 'measured');

5.2 串口显示界面

采用USART HMI屏实现：

• 实时频谱显示
• 参数配置界面
• 历史数据记录

通信协议采用Modbus-RTU简化格式，波特率115200bps。

6. 工程实践要点

6.1 时序约束技巧

关键路径约束示例：

tcl复制set_max_delay -from [get_pins fir_filter/reg*] -to [get_pins fft_core/data_in*] 8ns

通过寄存器复制优化布线延迟。

6.2 资源优化策略

• 共用复数乘法器
• 时分复用存储块
• 位宽精确裁剪

在XC7A35T芯片上实现：

• LUT利用率：58%
• BRAM利用率：72%
• DSP48E1：32/90

7. 典型问题排查

7.1 频谱泄漏现象

解决方案：

• 增加采集周期数
• 优化窗函数选择
• 校准ADC采样时钟

7.2 串口通信异常

诊断步骤：

1. 检查波特率误差（应<2%）
2. 验证信号电平（TTL/RS232）
3. 监测总线冲突情况

8. 项目进阶方向

1. 增加自动增益控制(AGC)模块
2. 支持多制式调制分析(AM/FM/PM)
3. 添加以太网远程监控功能
4. 实现参数自动校准算法

这个项目最让我印象深刻的是在有限资源条件下实现精确测量的挑战。通过精心设计的定点数格式和优化算法，最终在低成本FPGA上达到了商用仪器的测量精度。对于准备FPGA岗位面试的同学，建议重点理解FFT窗函数选择对测量结果的影响，这往往是技术考察的重点。