DAC电源电压设计与低噪声优化实践

1. DAC电源电压基础解析

在音频系统设计中，DAC（数字模拟转换器）的电源电压选择直接影响着整个音频链路的信噪比和动态范围。杰理芯片作为国产音频处理方案的典型代表，其DAC电源设计有着独特的工程考量。

以AC6925A芯片为例，其内置DAC的典型工作电压范围为2.7V-3.6V。这个电压范围的选择基于三个关键因素：

1. 与数字核心电压（1.8V）的隔离需求
2. 保证足够的模拟信号摆幅（典型1Vrms输出）
3. 兼顾低功耗设计目标

实际应用中需特别注意：当使用单端输出时，电源电压每降低0.3V，动态范围会损失约3dB。这个非线性关系在电池供电设备中尤为关键。

2. 电源架构设计要点

2.1 典型供电方案对比

实测数据显示，采用TPS7A4700 LDO供电时，在3.3V/100mA工况下：

• 电源抑制比(PSRR)：1kHz时72dB
• 输出噪声：4.7μVrms (10Hz-100kHz)

2.2 退耦电容配置

在杰理AC690X系列参考设计中，推荐使用三级退耦方案：

1. 电源入口：10μF陶瓷+100nF组合
2. DAC引脚：4.7μF X5R贴片
3. 输出缓冲：2.2μF X7R阵列

电容布局必须遵循"先大后小"原则，大容量电容靠近电源入口，小电容紧贴DAC引脚。错误布局会导致高频噪声增加15dB以上。

3. 低噪声设计实践

3.1 地平面分割技巧

混合信号PCB设计中，推荐采用"日"字形地平面分割：

1. 数字地(DGND)与模拟地(AGND)单点连接
2. 连接点选择在DAC芯片下方
3. 使用0Ω电阻或磁珠作为桥接元件

实测案例表明，优化地平面设计可使THD+N改善0.03%：

• 优化前：-85dB @1kHz
• 优化后：-88dB @1kHz

3.2 电压纹波抑制

当使用DC-DC预稳压时，建议配置二阶LC滤波：

• L1：2.2μH叠层电感（SRF>50MHz）
• C1：22μF钽电容（ESR<100mΩ）
• L2：1μH磁珠
• C2：10μF陶瓷电容

这种配置在1MHz开关频率下可实现：

• 纹波峰峰值<5mV
• 高频噪声<-90dBm

4. 动态电压调节技术

4.1 智能电压缩放(IVS)

杰理新一代芯片支持动态电压调节，通过检测音频信号幅度实时调整DAC供电电压。实测数据表明：

-10dBFS | 3.3V | 0%

实现方法：

c复制// 在SDK中配置动态电压阈值
audio_power_setting_t power_cfg = {
    .low_level = -30,  // dB
    .mid_level = -10,
    .low_voltage = 2800, // mV
    .mid_voltage = 3000,
    .high_voltage = 3300
};

4.2 电池电压补偿

针对锂电池供电场景，推荐采用以下补偿算法：

5. 典型故障排查指南

在AC6905平台上，曾遇到一个典型案例：当DAC电源与蓝牙模块共用LDO时，在BT传输期间会出现周期性噪声。最终解决方案是：

1. 为DAC增加独立LDO（RT9013-33GB）
2. 在电源走线串联10Ω电阻
3. 添加47μF储能电容

6. 进阶优化技巧

6.1 参考电压缓冲

对于追求极致性能的设计，建议外置参考电压缓冲器。采用OPA1612搭建单位增益缓冲器时：

• 噪声密度降至1.1nV/√Hz
• 温漂<0.5ppm/℃
• 建立时间缩短至2μs

电路配置要点：

code复制          VREF
           |
           R1(10k)
           |
OPA1612---+--- OUT
           |
          C1(10μF)

6.2 电源时序控制

在多电压系统中，必须严格遵循以下上电顺序：

1. 数字核心电源（1.8V）
2. 时钟电路电源（1.2V）
3. DAC模拟电源（3.3V）
4. 输出驱动电源（5V）

在杰理SDK中可通过以下配置实现：

c复制power_seq_config_t seq_cfg = {
    .delay_1v8_to_1v2 = 10, // ms
    .delay_1v2_to_3v3 = 5,
    .delay_3v3_to_5v = 20
};

7. 实测数据对比

测试条件：1kHz正弦波，0dBFS输出

优化方案具体指：

• 独立低噪声LDO（LT3042）
• 六层PCB设计
• 外置参考电压缓冲
• 铜柱接地屏蔽

8. 生产测试要点

在量产测试阶段，建议增加以下检测项：

产线测试发现：约3%的不良品表现为电源引脚虚焊，导致动态测试时THD突然恶化。建议增加X-ray检测工序。

9. 散热设计考量

在高温环境下（>85℃），需特别注意：

1. 避免使用Y5V电容（容值衰减可达70%）
2. LDO需预留30%余量（如3.3V输出选5V输入）
3. 电源走线加宽至20mil以上
4. 必要时添加散热过孔（φ0.3mm，间距1mm）

实测数据显示，优化散热设计后：

• MTBF从5000小时提升至8000小时
• 高温THD恶化幅度从0.005%降至0.002%
• 峰值工作温度降低12℃

10. 兼容性设计

当系统需要支持多种DAC芯片时，建议采用可编程电源管理IC（如TPS650861）。典型配置流程：

1. 读取芯片ID（通过I2C）
2. 查询电压需求（预存参数表）
3. 配置输出电压（50mV步进）
4. 验证电源质量（检测PGOOD信号）

参数表示例：

在双DAC设计中，我曾遇到电源时序冲突导致芯片锁死的问题。最终通过调整soft-start电容值（从1nF改为2.2nF）解决了启动竞争问题。