1. 项目背景与核心价值
在无线通信系统中，幅度调制（AM）是最基础的模拟调制方式之一。传统AM解调通常采用分立元件或专用集成电路实现，但FPGA的可编程特性为我们提供了更灵活的解决方案。这个项目最吸引我的地方在于，它完美结合了通信原理的经典理论和现代数字逻辑设计的实践。
AM信号解调的核心在于提取包络信息。在模拟电路中，我们常用二极管包络检波器。但在数字域实现时，会遇到采样率、量化精度、实时性等一系列挑战。通过FPGA实现，我们不仅能验证通信理论，还能深入理解数字信号处理的底层实现细节。
2. 系统架构设计
2.1 整体信号处理流程
我们的FPGA设计采用典型的数字信号处理流水线结构：
- 模拟AM信号经过ADC采样转换为数字信号
- 数字下变频将信号搬移到基带
- CIC滤波器实现抽取降采样
- 包络提取算法核心处理
- DAC输出解调后的音频信号
verilog复制// 示例：AM解调顶层模块接口
module am_demod (
input wire clk, // 系统时钟 (50MHz)
input wire rst_n, // 异步复位
input wire [11:0] adc_data, // 12位ADC输入
output reg [11:0] dac_data // 12位DAC输出
);
2.2 关键参数设计考量
-
采样率选择：根据带通采样定理，对于载频1MHz、带宽5kHz的AM信号，理论上最低采样率只需大于2倍带宽(10kHz)。但实际我们选择20MHz采样率，为数字处理留足余量。
-
位宽确定：ADC采用12位分辨率，在动态范围和硬件资源消耗间取得平衡。内部处理采用16位定点数，防止运算过程溢出。
-
滤波器设计：使用5级CIC滤波器，补偿滤波器采用18位系数，通带波动控制在0.1dB以内。
3. 包络提取算法实现
3.1 数字检波方案对比
我们测试了三种数字包络提取方法：
| 方法 | 硬件消耗 | 时延 | 信噪比 | 适用场景 |
|---|---|---|---|---|
| 绝对值法 | 低 | 1clk | 较差 | 低成本应用 |
| 希尔伯特变换法 | 高 | 10clk | 优 | 高性能需求 |
| 平方+低通滤波法 | 中 | 5clk | 良 | 平衡型方案 |
最终选择平方+低通滤波方案，在Xilinx Artix-7上实测资源占用如下：
- 768个LUT
- 12个DSP48E1
- 36kB块RAM
3.2 具体实现细节
平方运算采用预移位乘法优化：
verilog复制// 优化后的平方运算
reg [15:0] sqr_result;
always @(posedge clk) begin
reg [7:0] abs_value = (i_data[15]) ? ~i_data + 1 : i_data;
sqr_result <= abs_value * abs_value;
end
低通滤波器采用转置直接型IIR结构，避免极限环振荡：
verilog复制// 2阶IIR滤波器实现
always @(posedge clk) begin
if(!rst_n) begin
w1 <= 0; w2 <= 0;
end else begin
w0 <= sqr_result - (b1*w1>>8) - (b2*w2>>8);
filter_out <= (a0*w0>>8) + (a1*w1>>8) + (a2*w2>>8);
w2 <= w1; w1 <= w0;
end
end
4. 实际测试与优化
4.1 测试平台搭建
使用以下设备构建测试系统：
- 信号发生器：产生1MHz载波，调制信号1kHz正弦波
- 示波器：同时观测原始AM信号和解调输出
- 音频分析仪：测量解调信号THD+N
测试中发现的主要问题：
- 高频载波泄漏到输出端
- 解调信号存在相位失真
- 强信号时出现限幅失真
4.2 性能优化措施
针对上述问题实施改进：
- 增加数字陷波器：
matlab复制% MATLAB设计的陷波器系数
b = [0.99, -1.96, 0.99];
a = [1, -1.96, 0.98];
-
相位补偿技术：
在滤波链中插入全通网络，群延迟调整为常数。 -
自动增益控制(AGC)：
verilog复制// 简易AGC实现
reg [15:0] peak_val;
always @(posedge clk) begin
if(filter_out > peak_val)
peak_val <= filter_out;
else if(!peak_hold)
peak_val <= peak_val - (peak_val >> 8);
end
assign agc_out = (filter_out * target_level) / peak_val;
优化后性能指标：
- 信噪比(SNR)：58dB (1kHz, 80%调制)
- 总谐波失真(THD)：0.8%
- 处理延迟：12.8μs
5. 工程实践建议
5.1 资源优化技巧
-
时间复用DSP单元：
对于低速处理环节，可让单个DSP块分时处理多路信号。 -
存储器优化：
使用对称型ROM存储滤波器系数，节省50%存储空间。 -
流水线平衡：
在关键路径插入寄存器，可将时序性能提升15-20%。
5.2 常见问题排查
- 解调输出失真：
- 检查ADC输入是否饱和
- 验证滤波器系数加载正确
- 测量时钟抖动是否超标
- 无信号输出：
- 确认复位信号已释放
- 检查时钟树是否正常工作
- 用SignalTap抓取中间节点信号
- 性能不稳定：
- 检查电源纹波(<50mVpp)
- 优化PCB布局，缩短高速信号走线
- 添加适当的同步寄存器
6. 应用扩展方向
这个基础AM解调器可以进一步扩展为：
-
软件无线电前端：
增加数字上变频通道，实现全双工收发系统。 -
多模式解调平台：
通过参数配置支持FM、SSB等不同调制方式。 -
自适应解调系统：
添加自动调制识别功能，动态切换解调算法。
在实际项目中，我发现AM解调虽然原理简单，但要实现工业级性能，需要特别注意以下几点：
- 载波泄漏会显著降低解调质量，必须在前端就做好抑制
- 定点运算的量化误差会累积，关键路径需要保留足够位宽
- 时序约束要合理，过紧的约束会导致布局布线困难