王瑞恩1. 项目概述：24位高精度Sigma Delta ADC的设计挑战
在模拟集成电路设计领域，ADC（模数转换器）的性能直接决定了整个信号链的质量。而采用SMIC18EE工艺实现24位高精度的Sigma Delta ADC，就像用普通木工工具打造精密瑞士手表——工艺限制与性能要求之间存在着巨大的张力。我最近完成的一个工业传感器项目就面临这样的挑战：需要在0.18μm工艺节点下实现超过110dB的信噪比(SNR)，同时还要控制芯片面积和功耗。
SMIC18EE工艺作为国内主流的0.18μm混合信号工艺，其1.8V/3.3V双电压设计非常适合中低功耗应用。但该工艺下的器件匹配性和噪声特性，对实现24位有效精度构成了严峻考验。这就好比要在普通公路上跑出F1赛车的速度，必须通过巧妙的电路架构设计和精确的系统级优化来实现。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 核心架构选择与原理分析
2.1 Sigma Delta调制器的拓扑选择
经过多次仿真验证，我最终选择了三阶单环CRFB（Cascade of Resonators with FeedBack）结构作为调制器核心。这种结构就像精心设计的音响系统——通过合理的反馈路径配置，可以在保持稳定性的同时获得较高的噪声整形效果。具体电路实现上：
- 采用3个积分器串联形成三阶噪声整形
- 每个积分器使用运放共享技术节省功耗
- 反馈系数设置为[0.5, 0.25, 0.125]实现最优稳定性
- 采用1位量化器简化设计复杂度
提示：在SMIC18EE工艺下，运放的增益通常限制在60-70dB，这要求我们在系统设计时就要考虑有限增益带来的积分器非线性影响。
2.2 关键模块设计要点
2.2.1 低噪声运放设计
运放作为积分器的核心，其噪声和建立特性直接决定ADC性能。我采用的方案是：
spice复制* 两级运放结构示例
M1 3 1 0 0 NMOS L=0.5u W=20u
M2 4 2 0 0 NMOS L=0.5u W=20u
M3 3 3 vdd vdd PMOS L=0.5u W=40u
M4 4 3 vdd vdd PMOS L=0.5u W=40u
M5 5 4 0 0 NMOS L=0.5u W=80u
M6 out 5 0 0 NMOS L=0.5u W=160u
M7 out 6