1. 项目概述
在FPGA图像处理领域，通过HDMI接口实时显示处理结果是验证算法有效性的重要手段。本次我们将实现一个完整的图像直方图统计与显示系统，从Verilog代码编写到硬件调试的全过程。这个项目特别适合已经掌握FPGA基础开发，希望进阶图像处理开发的工程师。
直方图作为图像分析的基础工具，能够直观反映图像的灰度分布特征。传统基于PC的直方图计算存在延迟高、功耗大等问题，而FPGA的并行处理特性使其成为实时图像分析的理想平台。通过HDMI接口直接输出结果，可以构建完整的硬件图像处理验证链路。
2. 系统架构设计
2.1 整体方案设计
系统采用模块化设计，主要包含以下功能单元：
- 图像输入模块：接收摄像头或存储的图像数据
- 直方图统计模块：实时计算图像灰度直方图
- 显示控制模块：生成HDMI时序信号
- 图形绘制模块：将直方图数据转换为可视化图形
- HDMI编码模块：将数字信号转换为TMDS编码
各模块通过AXI-Stream总线互联，数据流示意图如下：
code复制图像输入 → 直方图统计 → 图形绘制 → 显示控制 → HDMI编码 → 物理接口
2.2 关键参数设计
- 分辨率：支持1080p@60Hz (1920x1080)
- 色深：24位RGB (8位/通道)
- 直方图精度：256级灰度统计
- 时钟域：
- 像素时钟：148.5MHz (1080p)
- 系统时钟：100MHz
3. Verilog实现详解
3.1 顶层模块设计
verilog复制module top_histogram_hdmi(
input wire clk_100m, // 系统时钟
input wire rst_n, // 异步复位
input wire [23:0] pixel_in, // 输入像素数据
input wire pixel_valid, // 像素有效信号
output wire tmds_clk_p, // HDMI时钟差分+
output wire tmds_clk_n, // HDMI时钟差分-
output wire [2:0] tmds_data_p, // HDMI数据差分+
output wire [2:0] tmds_data_n // HDMI数据差分-
);
// 内部信号定义
wire [7:0] gray_value;
wire [15:0] hist_bin [0:255];
wire graph_valid;
wire [23:0] graph_rgb;
// 模块实例化
rgb2gray u_rgb2gray(/* 端口连接 */);
histogram u_histogram(/* 端口连接 */);
graph_gen u_graph_gen(/* 端口连接 */);
hdmi_ctrl u_hdmi_ctrl(/* 端口连接 */);
hdmi_encoder u_encoder(/* 端口连接 */);
endmodule
3.2 直方图统计模块
直方图统计的核心是构建256个计数器，每个计数器对应一个灰度级：
verilog复制module histogram(
input wire clk,
input wire rst_n,
input wire [7:0] gray_in,
input wire data_valid,
output reg [15:0] hist_bin [0:255],
output reg hist_valid
);
// 初始化直方图计数器
initial begin
for (integer i=0; i<256; i=i+1)
hist_bin[i] = 16'd0;
end
// 统计过程
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
// 复位逻辑
end
else if (data_valid) begin
hist_bin[gray_in] <= hist_bin[gray_in] + 1;
hist_valid <= 1'b1;
end
else begin
hist_valid <= 1'b0;
end
end
endmodule
注意：实际实现需要考虑计数器溢出问题，建议添加周期性的清零机制
3.3 图形生成模块
将统计结果转换为柱状图显示：
verilog复制module graph_gen(
input wire clk,
input wire rst_n,
input wire [15:0] hist_data [0:255],
input wire [10:0] x_pos,
input wire [10:0] y_pos,
output reg [23:0] rgb_out,
output reg data_valid
);
// 查找最大值用于归一化
function [15:0] find_max;
input [15:0] arr [0:255];
reg [15:0] temp_max;
begin
temp_max = 16'd0;
for (integer i=0; i<256; i=i+1)
if (arr[i] > temp_max)
temp_max = arr[i];
find_max = temp_max;
end
endfunction
// 柱状图绘制逻辑
always @(posedge clk) begin
if (x_pos < 256 && y_pos > (720 - (hist_data[x_pos]*720/find_max(hist_data))))
rgb_out <= 24'hFF0000; // 红色柱状图
else
rgb_out <= 24'h000000; // 黑色背景
end
endmodule
4. HDMI接口实现
4.1 时序控制模块
HDMI显示需要精确的时序控制，包括：
- 水平同步信号
- 垂直同步信号
- 有效显示区域
- 消隐区
verilog复制module hdmi_ctrl(
input wire clk_pixel,
input wire rst_n,
output reg hsync,
output reg vsync,
output reg de,
output reg [10:0] x_pos,
output reg [10:0] y_pos
);
// 1080p时序参数
parameter H_ACTIVE = 1920;
parameter H_FP = 88;
parameter H_SYNC = 44;
parameter H_BP = 148;
parameter H_TOTAL = H_ACTIVE + H_FP + H_SYNC + H_BP;
parameter V_ACTIVE = 1080;
parameter V_FP = 4;
parameter V_SYNC = 5;
parameter V_BP = 36;
parameter V_TOTAL = V_ACTIVE + V_FP + V_SYNC + V_BP;
// 时序生成
always @(posedge clk_pixel or negedge rst_n) begin
if (!rst_n) begin
// 复位逻辑
end
else begin
// 水平计数器
if (x_pos < H_TOTAL-1)
x_pos <= x_pos + 1;
else begin
x_pos <= 0;
// 垂直计数器
if (y_pos < V_TOTAL-1)
y_pos <= y_pos + 1;
else
y_pos <= 0;
end
// 同步信号生成
hsync <= (x_pos >= H_ACTIVE + H_FP) &&
(x_pos < H_ACTIVE + H_FP + H_SYNC);
vsync <= (y_pos >= V_ACTIVE + V_FP) &&
(y_pos < V_ACTIVE + V_FP + V_SYNC);
de <= (x_pos < H_ACTIVE) && (y_pos < V_ACTIVE);
end
end
endmodule
4.2 TMDS编码实现
HDMI采用TMDS编码传输数据，需要实现差分编码：
verilog复制module tmds_encoder(
input wire clk_pixel,
input wire rst_n,
input wire [7:0] din,
input wire c0,
input wire c1,
input wire de,
output reg [9:0] dout
);
// TMDS编码过程
always @(posedge clk_pixel) begin
if (!de) begin
// 控制周期编码
case ({c1,c0})
2'b00: dout <= 10'b1101010100;
2'b01: dout <= 10'b0010101011;
2'b10: dout <= 10'b0101010100;
2'b11: dout <= 10'b1010101011;
endcase
end
else begin
// 数据周期编码
// ... 完整TMDS编码算法实现
end
end
endmodule
5. 硬件调试技巧
5.1 常见问题排查
-
无图像输出
- 检查时钟信号是否稳定
- 验证HDMI PHY芯片配置
- 测量TMDS差分信号幅度
-
图像闪烁或撕裂
- 确保帧缓冲足够大
- 检查时序参数是否正确
- 验证时钟域交叉处理
-
直方图显示异常
- 检查灰度转换模块
- 验证直方图计数器是否溢出
- 确认归一化计算正确性
5.2 调试工具推荐
-
逻辑分析仪：抓取HDMI控制信号
- 推荐配置：采样率≥500MHz，通道≥16
-
示波器：测量时钟质量
- 关键参数：抖动<100ps，上升时间<500ps
-
HDMI分析仪：专业协议分析
- 功能：EDID读取、色彩空间分析
5.3 优化建议
-
流水线优化：将直方图统计分为多级流水
- 第一级：灰度转换
- 第二级：直方图统计
- 第三级：归一化处理
-
资源优化：使用BRAM实现直方图存储器
- 配置为真双端口RAM
- 一个端口用于写入统计
- 另一个端口用于读取显示
-
时序优化：添加寄存器平衡关键路径
- 在直方图地址生成路径插入寄存器
- 在归一化计算路径增加流水级
6. 扩展应用
基于本项目的核心模块，可以进一步开发：
- 实时图像均衡化：根据直方图动态调整图像对比度
- 多通道直方图：分别统计RGB通道分布
- 运动检测系统：比较帧间直方图差异
- 目标识别预处理：基于直方图特征的ROI提取
在实际图像处理系统中，直方图常作为预处理步骤为后续算法提供数据分布特征。通过FPGA实现可以大幅提升系统实时性，典型应用场景包括工业检测、医疗影像、安防监控等领域。