ΔΣ ADC原理与应用：突破传统ADC的高精度方案

1. 为什么需要ΔΣ ADC？

在讨论ΔΣ ADC之前，我们需要先理解传统ADC的局限性。最常见的逐次逼近型(SAR)ADC虽然结构简单、功耗低，但在高精度应用(如24位)时面临两个根本性问题：

1. 量化噪声分布问题：SAR ADC的量化噪声均匀分布在0到fs/2的频带内（fs为采样频率），信噪比(SNR)由公式SNR=6.02N+1.76dB决定（N为位数）。要实现120dB的SNR需要约20位分辨率，这对匹配精度和元件稳定性提出了极高要求。

2. 抗混叠滤波器难题：根据奈奎斯特采样定理，采样前需要陡峭的抗混叠滤波器来阻止fs/2以上的噪声混叠。对于音频应用（20kHz带宽），若采样率44.1kHz，需要滤波器在20kHz到22.05kHz间实现80dB以上衰减——这几乎不可能用模拟滤波器实现。

实际工程中，电表芯片需要测量微伏级电压，但环境存在工频干扰。传统ADC要么需要昂贵的激光修调电阻网络，要么需要复杂的校准算法。

2. ΔΣ ADC的核心思想

ΔΣ ADC通过两大核心技术突破上述限制：

2.1 过采样(Oversampling)

将采样频率提升远高于奈奎斯特频率（通常64~256倍）。例如音频ADC常用6.144MHz采样率处理20kHz信号（过采样率256x）。这样做带来三个好处：

1. 量化噪声总功率不变，但分布更宽的频带内，使得目标频带内噪声密度降低。噪声功率与过采样率(OSR)的关系为：
   $$
   P_{noise} = \frac{\Delta^2}{12} \cdot \frac{1}{OSR} \quad (\Delta为量化步长)
   $$

2. 抗混叠滤波器要求大幅降低。同样20kHz信号，6.144MHz采样时，过渡带从20kHz延伸到3.072MHz，可用简单RC滤波器实现。

3. 配合数字抽取滤波器，可实现等效位数提升。每增加4倍OSR，相当于增加1位有效分辨率。

2.2 噪声整形(Noise Shaping)

ΔΣ调制器的核心创新在于将量化噪声"推"到高频区域。一阶ΔΣ调制器的噪声传递函数(NTF)为：
$$
NTF(z) = 1 - z^{-1}
$$
对应的噪声功率谱密度在低频段近似为：
$$
S_e(f) \approx \frac{\De