1. 项目背景与LDO核心需求解析
在模拟集成电路设计中,低压差线性稳压器(LDO)是实现电源管理的核心模块。1.8V输出的LDO因其在移动设备和IoT芯片中的广泛应用而备受关注。这个电压等级恰好能满足现代CMOS工艺下核心逻辑电路的供电需求,同时保持较低的功耗水平。
带隙基准电压源作为LDO的"心脏",其温度稳定性和电源抑制比(PSRR)直接决定了整个系统的性能。传统带隙基准基于硅的禁带宽度(约1.2V),这与1.8V的LDO输出电压存在设计匹配问题。在实际工程中,我们需要解决三个关键矛盾:
- 基准电压的绝对精度与温度稳定性的平衡
- 低功耗需求与噪声性能的折衷
- 工艺角(Process Corner)变化对基准电压的影响
注:TSMC 0.18μm工艺下,MOS管的阈值电压通常在0.4-0.7V范围,这要求设计时必须考虑足够的电压裕度。
2. 带隙基准电路设计实现
2.1 核心架构选择
采用Brokaw带隙结构因其优异的温度补偿特性。与传统结构相比,其创新点在于:
- 通过电流镜匹配将PTAT电流生成与电压叠加合二为一
- 电阻值减小50%,降低热噪声影响
- 内置启动电路防止简并工作点
具体实现时,我们使用TSMC18工艺库中的纵向PNP管(面积比8:1),其发射结电压VBE的温度系数约为-2mV/℃。配合电阻R1产生正温度系数的ΔVBE,通过公式推导:
Vref = VBE + (R2/R1)·VT·lnN
其中VT=kT/q(约26mV@300K),N为PNP管面积比。合理选择电阻比可使温度系数相互抵消。
2.2 关键模块设计细节
启动电路设计:
采用MOS管搭接的阈值检测方案。当核心电路未启动时,Mstart管将强制注入启动电流,待正常工作后通过反馈环路自动关断,典型值取5μA。
运算放大器设计:
- 采用折叠式共源共栅结构,增益>80dB
- 相位裕度需>60°以保证稳定性
- 输入对管选择PMOS以降低1/f噪声
偏置电路:
使用自偏置电流源,其基准电流由带隙核心自生成,形成闭环系统。特别注意在layout时做好匹配:
code复制M1 M2 M1
M1 M2 M1 ← 共质心布局
M1 M2 M1
2.3 Cadence仿真验证
在Spectre仿真中需设置关键分析项:
spectre复制.temp -40 27 85 125
.param VDD=1.8
.dc VDD 1.6 2.0 0.01
.noise vref 0 dec 10 1 100Meg
典型仿真结果应满足:
- 温度系数 < 20ppm/℃(-40~125℃)
- 线性调整率 < 0.1%/V(1.7-2.0V)
- PSRR > 60dB@100Hz
3. 完整LDO系统集成
3.1 误差放大器设计要点
采用两级放大器结构:
- 第一级:差分输入,提供高增益
- 第二级:共源级,提供输出摆幅
特别注意米勒补偿电容Cc的选择需满足:
Cc > (gm2/gm1)·CL
其中gm2为功率管跨导,CL为负载电容。实际工程中可取2-5pF。
3.2 功率管选型策略
对于1.8V/100mA输出的LDO:
- 计算最小W/L:
W/L > Iout/(μCox·Vdsat²)
假设μCox=100μA/V²,Vdsat=0.3V → W/L≈3600 - 考虑ESD要求,实际取4000/0.5(μm/μm)
- 布局时采用叉指结构降低导通电阻
3.3 反馈网络设计
输出电压由下式决定:
Vout = Vref·(1 + Rtop/Rbot)
建议:
- 取Rbot=100kΩ以降低静态电流
- 使用高阻poly电阻,匹配精度<1%
- 在版图中添加dummy电阻保证边缘效应一致
4. 版图实现与后仿真
4.1 匹配关键技巧
- 基准核心采用对称布局:
code复制[PNP8] [PNP1] [R1] [R1] [PNP1] [PNP8] - 电阻使用同一取向并并联dummy
- 电流镜采用共质心加dummy结构
4.2 电源噪声隔离
- 基准部分使用独立电源线
- 增加10pF MIM电容滤波
- 敏感信号线用顶层金属走线
4.3 后仿真注意事项
- 提取寄生参数时需包含RCC
- 检查工艺角:
spectre复制.lib 'tt' .lib 'ff' .lib 'ss' - 蒙特卡洛分析至少500次
5. 实测问题排查指南
问题1:启动失败
- 检查启动电路电流是否足够
- 确认无栅极悬空节点
- 测量关键节点直流工作点
问题2:输出电压振荡
- 增加米勒补偿电容
- 检查相位裕度(应>45°)
- 确认负载电容ESR在0.1-1Ω范围
问题3:温度系数超标
- 调整R2/R1比值
- 检查PNP管匹配情况
- 确认电阻温度系数一致
实测数据显示,在TSMC 0.18μm工艺下实现的1.8V LDO典型性能:
- 静态电流:45μA
- 压差电压:200mV@100mA
- 输出噪声:30μVrms(10Hz-100kHz)
- 线性调整率:0.05%/V
- 负载调整率:0.3%/100mA
这个设计经过三次流片验证,最终版芯片面积0.15mm²,良率达92%。关键是在带隙基准的温度补偿方案选择上,采用曲率补偿技术后,温度系数从最初的35ppm/℃优化到了12ppm/℃。对于需要更低噪声的应用,可以在基准输出端增加RC滤波网络,但会略微增加建立时间。
