数字电路实验：计数器与跑马灯设计详解

1. 项目背景与核心目标

这个实验是数字电路课程中的经典实践环节，主要训练学生掌握计数器的工作原理和跑马灯电路的实现方法。作为数字逻辑设计的基础实验，它直接关联计算机组成原理中的时序电路设计，也是后续学习FPGA开发的重要铺垫。

我在大三时第一次接触这个实验，当时用Logisim仿真遇到了不少问题。现在回头看，其实只要理解几个关键点就能事半功倍。下面我会结合自己带学弟学妹做课设的经验，详细拆解这个实验的完整实现过程。

2. 实验器材与软件准备

2.1 硬件需求清单

• 74LS161同步二进制计数器芯片（核心器件）
• 74LS04六反相器（用于信号整形）
• 74LS138 3-8译码器（可选，用于扩展输出）
• 面包板及杜邦线若干
• LED灯组（建议8个为一组）
• 5V直流电源

2.2 软件工具选型

推荐使用Logisim Evolution（原版Logisim的升级版本），相比原版有以下优势：

1. 支持更丰富的元件库（含74系列完整芯片模型）
2. 提供时序仿真功能（关键！可以观察时钟边沿触发效果）
3. 允许自定义元件封装（适合模块化设计）

注意：安装时建议选择2.7.x稳定版，新版可能存在汉化不全的问题。我在2023年帮实验室配置环境时，发现2.8.0版本对中文路径支持不佳。

3. 计数器电路设计详解

3.1 74LS161工作原理解析

这个实验的核心是74LS161芯片，它有四个关键控制端：

• CLK（时钟输入）：上升沿触发计数
• CLR（异步清零）：低电平有效
• LOAD（同步置数）：低电平时在下一个CLK上升沿加载数据
• ENP/ENT（使能端）：双使能设计可级联扩展

实际接线时最容易出错的是使能端的处理。根据我的经验：

• 做模10计数器时，ENT必须接高电平
• ENP需要接QA·QD'（即第1位与第4位取反的与）
• 这样当计数到9（1001）时，ENP会在下一个时钟周期自动置零

3.2 模10计数器实现步骤

1. 在Logisim中放置74LS161元件
2. 配置时钟源（建议1Hz方便观察）
3. 连接QA-QD到探针显示器
4. 按上述说明连接控制线
5. 添加复位按钮（通过CLR实现）

测试技巧：先用手动时钟单步调试，确认每个计数状态的跳变符合预期