1. 问题现象与初步排查
最近在使用黑金AX7020开发板学习Zynq平台GPIO输入功能时，遇到一个典型问题：PL端按键无法控制PS端LED灯。作为嵌入式开发者，这类硬件与软件协同工作的问题非常具有教学意义，下面详细记录我的排查过程和解决方案。
现象描述：
- 硬件连接：PL端按键通过EMIO连接到PS端，理论上按下按键应触发PS端LED状态变化
- 实际表现：按键按下后无任何响应，LED状态保持不变
- 开发环境：Vivado 2020.1 + PetaLinux 2020.1
初步排查步骤：
- 检查Vivado工程：确认EMIO连接正确，约束文件（XDC）中按键引脚分配无误
- 验证bit流文件：单独加载.bit文件测试PL逻辑，FPGA逻辑分析仪显示按键信号正常
- 检查设备树配置：确认GPIO控制器和中断配置符合文档要求
- 测试PS端LED控制：通过命令行直接操作GPIO，LED可正常点亮/熄灭
关键发现：当直接加载.bit文件时功能正常，但通过PetaLinux启动时失效，这提示问题可能出在启动文件生成环节。
2. 问题根源分析
经过反复测试和查阅Xilinx官方文档（UG1144），终于定位到问题本质：在生成启动镜像boot.bin时，没有正确包含PL端的bit流文件。这是Zynq开发中一个容易被忽视的关键细节。
技术背景：
- Zynq启动流程分为多个阶段（FSBL -> Bitstream -> U-Boot等）
- PL配置通常发生在FSBL阶段之后、U-Boot之前
- 如果不显式指定，PetaLinux默认不会打包PL配置数据
具体到本案例：
- 原始命令：
petalinux-package --boot --fsbl --u-boot --force - 缺失参数：未包含
--fpga选项指定.bit文件路径 - 导致结果：生成的boot.bin不包含PL配置，FPGA上电后保持未编程状态
3. 完整解决方案
3.1 正确的镜像打包命令
完整的启动镜像生成命令应包含以下关键参数：
bash复制petalinux-package --boot --fsbl <fsbl.elf路径> \
--fpga <system.bit路径> \
--u-boot <u-boot.elf路径> \
--force
参数详解：
--boot：指定生成BOOT.BIN格式镜像--fsbl：First Stage Bootloader路径（通常位于images/linux/zynq_fsbl.elf）--fpga：关键参数！指定PL配置的bit文件路径（通常为images/linux/system.bit）--u-boot：U-Boot镜像路径--force：强制覆盖已有文件
3.2 操作步骤详解
-
确认文件路径：
bash复制ls images/linux/ # 应包含：zynq_fsbl.elf system.bit u-boot.elf -
生成启动镜像：
bash复制
petalinux-package --boot --fsbl images/linux/zynq_fsbl.elf \ --fpga images/linux/system.bit \ --u-boot images/linux/u-boot.elf \ --force -
验证生成结果：
bash复制file images/linux/BOOT.BIN # 应显示"DOS/MBR boot sector" -
烧录测试：
- 将BOOT.BIN和image.ub拷贝到SD卡FAT分区
- 开发板设置为SD卡启动模式
- 上电后观察PL是否正常配置
3.3 自动化配置建议
为避免每次手动输入长命令，可以在project-spec/meta-user/conf/petalinuxbsp.conf中添加：
bash复制IMAGE_BOOT_FILES:append = " \
boot.bin \
system.bit \
image.ub \
"
这样在petalinux-build时会自动包含bit文件。
4. 深度技术解析
4.1 Zynq启动流程详解
理解启动流程对问题排查至关重要：
- Stage 0：BootROM执行，加载FSBL
- Stage 1：FSBL完成：
- 初始化PS端基础外设（DDR、时钟等）
- 加载PL配置（如有）
- 加载U-Boot
- Stage 2：U-Boot加载Linux内核
- Stage 3：Linux内核启动用户空间
关键点：PL配置必须由FSBL在U-Boot之前完成，否则后续软件无法访问PL资源。
4.2 Bit文件处理机制
PetaLinux处理bit文件的特殊逻辑：
- 默认情况下不打包bit文件（考虑有些应用不需要PL）
--fpga参数实际完成两项工作：- 将bit文件转换为可引导格式
- 将其嵌入到BOOT.BIN的特定位置
- 转换后的bit文件会被FSBL识别并加载
5. 常见问题与解决方案
5.1 典型错误场景
| 现象 | 可能原因 | 解决方案 |
|---|---|---|
| PL逻辑未加载 | 缺少--fpga参数 | 检查打包命令 |
| 启动卡在FSBL | bit文件损坏 | 重新生成bit流 |
| 部分PL功能异常 | 约束文件不匹配 | 检查XDC约束 |
| 间歇性失效 | 电源不稳定 | 测量供电电压 |
5.2 调试技巧
-
查看启动日志：
bash复制dmesg | grep FPGA # 正常应显示"FPGA manager successfully loaded" -
手动加载测试：
bash复制echo <bit文件> > /sys/class/fpga_manager/fpga0/firmware -
检查PL状态：
bash复制cat /sys/class/fpga_manager/fpga0/state # 正常应为"operating"
6. 工程实践建议
-
版本控制策略：
- 将.bit文件与软件镜像一起纳入版本管理
- 建议命名包含日期和哈希值（如system_20240501_abcd1234.bit）
-
自动化构建脚本：
bash复制#!/bin/bash petalinux-build petalinux-package --boot --fsbl images/linux/zynq_fsbl.elf \ --fpga images/linux/system.bit \ --u-boot images/linux/u-boot.elf \ --force cp images/linux/{BOOT.BIN,image.ub} /mnt/sdcard/ -
硬件设计检查清单：
- 确认PL电源设计满足需求（尤其是上电时序）
- 检查JTAG连接是否影响配置（可尝试断开测试）
- 验证时钟信号质量（使用示波器测量）
经过这次问题排查，我深刻体会到Zynq开发中硬件与软件协同工作的重要性。特别是在嵌入式Linux环境下，启动流程的每个环节都可能成为故障点。建议开发者在每次修改PL逻辑后，都完整走一遍从bit流生成到系统启动的完整流程验证功能。