1. 项目概述：24bit Sigma Delta ADC的设计意义
在传感器信号采集、音频处理和精密测量等领域，24bit Sigma Delta ADC（模数转换器）扮演着关键角色。这种高精度转换器通过过采样和噪声整形技术，能够实现远超传统ADC的分辨率。我最初接触这个设计时，被其数学美感与电路精妙所震撼——用相对简单的模拟电路配合数字滤波，就能突破物理限制获得百万分之一级别的量化精度。
对于初学者而言，从SMIC18EE或UMC18MMRF这类成熟工艺库入手是最稳妥的选择。这些180nm工艺节点提供了良好的模拟特性（如匹配性、噪声性能），且配套的Virtuoso设计套件和工艺文件齐全。秋招笔试中常出现的SD-ADC考题，也大多基于这类工艺进行参数计算和架构设计。
2. 核心架构解析
2.1 Sigma Delta调制原理
Sigma Delta ADC的核心是ΔΣ调制器，其本质是通过负反馈将量化噪声"推"到高频区域。举个生活化的例子：就像用高速摇晃的方法把沙子（噪声）从米粒（信号）中分离出来。二阶调制器的传递函数表现为：
code复制Y(z) = z^-1 X(z) + (1 - z^-1)^2 E(z)
其中E(z)是量化噪声，可以看到信号X(z)被原样传递，而噪声被二次微分后压制在低频段。实际设计中需要权衡过采样率(OSR)、调制器阶数和量化器位数这三个参数：
| 参数 | 典型值 | 影响维度 |
|---|---|---|
| 过采样率(OSR) | 64-256 | 信噪比提升√OSR倍 |
| 调制器阶数 | 2-5 | 噪声整形斜率6N+3 dB/oct |
| 量化器位数 | 1-4 bit | 稳定性与复杂度折中 |
2.2 电路模块分解
在SMIC18EE工艺下，一个典型的二阶单环结构包含：
- 积分器：采用折叠式共源共栅运放，增益需>80dB
- 比较器：动态锁存结构，延迟<1/4采样周期
- 反馈DAC：电流舵结构，注意元件匹配
- 时钟发生器：非交叠