两相交错并联LLC仿真：输出电压闭环与均流问题深度解析

两相交错并联LLC谐振变换器的仿真模型，盯着"输出电压闭环"和"均流/不均流"这两个关键词看了很久。我一开始以为最难的是闭环参数整定，真正跑起来之后才发现，均流才是这个拓扑能不能可靠工作的命门。这篇文章把我搭建仿真模型过程中的思路、参数选择、闭环设计、两种工况的对比结果，以及最后收敛过程中踩过的坑，完整整理出来，希望能给正在做LLC并联仿真的朋友省点时间。

1. 从单相LLC到两相交错并联，到底在解决什么问题

1.1 单相LLC在大功率场景下的三个瓶颈

单相LLC谐振变换器的优点是软开关、EMI小、效率高，这个大家都清楚。但在功率做到1.5kW以上时，单相方案有几个绕不开的问题摆在台面上：

首先是开关管和磁性元件的电流应力。输出功率全部由一路承担，谐振电感、变压器的有效电流和峰值电流都很大，MOSFET的导通损耗和关断损耗一起上升，散热设计非常头疼。其次是输出电流纹波。单相LLC的输出电流本质上是半正弦波的整流叠加，纹波频率等于开关频率，需要很大的输出电容来抑制纹波，而大电解电容恰恰是电源里最容易老化的部件。第三是系统的可靠性冗余。单路失效就代表着整个电源停摆，在一些对连续供电有要求的场景里，这个风险很难接受。

为了降低单路应力、减少输出纹波，同时保留LLC本身的软开关优势，业内普遍采用的思路就是多相交错并联。这不是什么新鲜结构，但在仿真层面把它做扎实，并且把"均流和不均流"两种状态都量化出来，是理解这个拓扑的一把钥匙。

1.2 交错并联的底层逻辑：180度移相与纹波对消

两相交错并联LLC，说直白一点就是两个完全相同的LLC模块，输入端并联接同一个母线，输出端并联给同一个负载，两个模块的开关频率相同，但驱动信号相位互差180度。

相位差带来的收益是双份的：每个模块各自承担一半功率，器件电流应力直接减半；从输出端口看，两路谐振电流的半正弦波在时间上错开半个开关周期，叠加后的总输出电流纹波频率变成两倍开关频率，纹波幅值大幅下降。这意味着输出电容可以选得更小，或者用同样的电容得到更低的电压纹波。

输入侧的电流纹波也是同样的逻辑。两路交错后，母线输入电流的高频分量相互抵消，EMI滤波器的设计压力也会小很多。这套逻辑说白了就是"错峰出行"，让两路的电流峰尽量不要叠加在同一个时刻。

不过这里有一个极其重要、但又经常被新手忽略的点：交错并联只能保证"相位"错开，不能保证"幅值"一致。如果两路的参数不对称，你会得到两个形状相同但幅度不同的半正弦波，叠加之后纹波确实降了，但降得不彻底，更重要的是其中一路的电流可能明显大于另一路——这就是均流问题的来源。

1.3 均流问题从哪来，以及为什么电压闭环管不住它

先看理想情况。假设两个模块的变压器匝比、谐振电感Lr、谐振电容Cr、励磁电感Lm、驱动延迟完全一致，那两路的谐振电流天然是相等的，不需要任何额外的均流措施。但现实世界里没有两个完全一样的磁性元件，哪怕同一批次的变压器，磁芯气隙差个百分之几，Lm就会差出10%以上。仿真看起来是理想环境，但如果你把参数偏移刻意加进去，均流问题一样会现出原形。

均流问题的成因，我梳理下来主要有三个层次：

• 参数层：谐振电容容差、谐振电感感值偏差、变压器励磁电感不一致、匝比不一致，都会导致两路在同一个开关频率下的电压增益不一样。增益高的一路自然承担更多电流。
• 驱动层：两路驱动信号如果存在固定的延迟偏差，等效于两路的移相角不是精确的180度，输出电流叠加时会多出低频分量，同时也会破坏软开关条件。
• 控制层：两路共用同一个输出电压闭环，反馈量只有总输出电压Vo，闭环调节的是"公共的"开关频率。它只能保证Vo被稳定在设定值附近，根本不知道也不能知道哪一路电流大、哪一路电流小。

这一点是理解整个项目标题的关键：输出电压闭环解决的是"总输出电压稳不稳"的问题，均流解决的是"各路电流分得均不均"的问题，两者不能混为一谈。 在仿真模型里，你必须把这两件事分开观察，否则很容易得出"闭环工作正常所以系统没问题"的错误结论。

2. 仿真模型的分层搭建：主电路、电压闭环与工况构造

2.1 主电路参数选型与谐振元件的设计校验

我搭建的模型目标规格如下：输入母线电压400V，输出电压48V，额定总功率2kW，两路各承担1kW。开关频率的谐振点设在100kHz附近。下面这组参数是我反复校验后定下来的：

谐振参数有个最基本的校验公式：fr=1/(2π√(Lr·Cr))。把Lr=5μH、Cr=0.5μF代进去，得到约100.6kHz，符合设计目标。

电感比λ取0.25，这个值考虑了增益调节范围和磁性元件体积之间的折中。λ越小，增益曲线越"陡"，轻载时越难调压，但磁件体积小；λ越大，空载调压能力好，但励磁电流大、损耗高。0.25-0.35是2kW这个功率等级常见的选择区间。

变压器模型我没有用理想变压器直接替代，而是用理想变压器外加Lm并联在初级侧来等效励磁电感，位置放在变压器原边。这样做的好处是磁化电流路径清晰，能直接观测到ZVS相关的励磁电流。如果你把Lm敲在副边，反射到原边后的等效励磁感值会受变比影响，容易造成参数混乱。

2.2 输出电压闭环链路：采样、PI调节器与压控振荡器

LLC的调压方式和PWM变换器完全不同。PWM型变换器调节的是占空比，而LLC的占空比通常是50%（全桥）或50%半桥对称驱动，调压手段是开关频率，所以闭环的输出指令一定是"频率指令"，而不是"占空比指令"。

我的闭环链路是这样的：

1. 采样输出电压Vo，经过分压网络得到反馈值Vfb。
2. Vfb与参考电压Vref做误差比较，误差送入PI调节器。
3. 受PI调节器的输出作为频率修正量，叠加在基准频率上，生成最终的开关频率指令fsw。
4. fsw送入压控振荡器模块，产生两路移相180度的驱动脉冲，分别送给两路LLC的开关管。

PI调节器的方向要特别弄清楚：LLC的增益特性是"频率升高，增益下降"，也就是说误差变大时需要降低频率来提升增益。所以PI输出和频率指令的连接极性必须正确，否则一上电就是正反馈，输出电压要么冲顶要么掉底。我习惯把PI调节器的输出直接作为频率偏移量，用"基准频率减去偏移量"得到实际频率指令，这样在误差为正时频率下降、增益上升，逻辑刚好闭合。

压控振荡器是闭环链里最容易出问题的一环。直接用频率指令产生PWM有一个相位连续性的问题：如果频率突然跳变，却还在用上一个周期的相位累积量做比较，会出现一个畸变的驱动脉冲，这个脉冲会导致变压器电流波形毛刺。我采用的是相位累加器方案：把频率实时积分成相位角，再用三角波或锯齿波与相位比较产生占空比50%的方波，保证频率调节过程中相位始终连续。

用公式表达就是：

θ(t) = 2π ∫ fsw(t) dt

然后把θ(t)所在的周期映射到一个比较器上。移相180度只需要把同一份相位驱动加一个延迟Tsw/2再生成一组方波，也就是在相位累加器上偏移半个周期即可，这样两路驱动永远保持180度交错，不会因为频率变化而错乱。

这一段是模型正确性的核心。一开始我图省事，直接用一个可变频率的PWM发生器给两路分别触发，结果输出电压闭环在动态负载下出现了明显的驱动相位抖动，后来换成相位累加器之后，所有波形都干净了。

2.3 均流与不均流两种工况在仿真里的构造方法

理想均流工况很好处理：两个模块的参数完全一致，驱动相位精确180度，闭环调压后两路的谐振电流自然相等。这种工况用来验证输出纹波抑制效果和闭环动态响应。

要构造不均流工况，我认为最"干净"的办法是改被动器件参数，而不是直接改电流指令。因为直接对其中一路施加一个电流偏置，会掩盖掉LLC拓扑自身的耦合特性，而被动参数偏差才是现实中物理误差的本质来源。

下面几种方式我都在模型里试过，推荐优先使用第一种：

• 谐振电容偏差：把其中一路的Cr从0.5μF改为0.46μF，偏差约8%。因为Cr参与谐振阻抗和增益曲线计算，它一偏，这一路的增益特性就变了，在同一频率下两路的输出能力不再对等。
• 谐振电感偏差：把其中一路的Lr改为4.7μH，偏差6%。这个改动对谐振频率的影响不如Cr改8%那么直接，但同样有效。
• 励磁电感偏差：把其中一路的Lm改为18μH，偏差10%。这个值对满载工况影响相对较小，但对轻载和空载的增益曲线影响明显。
• 驱动延迟偏差：给一路驱动额外的固定延迟，比如50ns。这个方法会破坏精确的180度移相，造成输出电流的低频脉动，适合用来仿真驱动电路不对称的场景。

我只改其中一路的参数，另一路保持标称值。这样两条支路的对差异清楚，观察哪个变量对均流误差的灵敏度更高，也方便做参数扫描。

另外要提醒一句：仿真里做不均流时，不要一下子把偏差加到20%以上。偏差过大时，失调的一路很可能在某些开关频率下跑到容性工作区，不仅波形畸变，仿真也容易因为反复谐振而不收敛。从2%-10%的小偏差开始，你会看到一条很有价值的趋势线。

3. 均流工况下的稳态与动态仿真：闭环能不能压住系统

3.1 稳态波形：两路电流的幅值与相位特征

均流工况下跑仿真到稳态，观察到的波形特征非常典型。两路谐振电流分别呈现出完整的正弦状波形，幅值一致，相位差正好是开关周期的一半。我从波形缓存里读出两路电流的峰值分别是7.6A和7.5A，偏差不足2%，这说明纯被动均流在参数完全一致时是天然成立的。

输出端口的电流纹波特征更有意思。两路单独看，各自的输出电流纹波频率是100kHz，但叠加之后，总输出电流纹波频率变成了200kHz，纹波幅值也从单路的约1.8A降到了0.35A左右，接近1/5的水平。这说明移相180度带来的纹波对消在频率和幅值两个维度上都真实生效了。

这个结果直接证明了交错并联的核心价值之一：不增加输出电容容量，就能显著降低输出纹波。在2kW的场景里，输出电容的寿命和体积都更友好。

3.2 负载阶跃仿真：输出电压的动态响应

闭环参数我整定之后的稳态表现很稳，但这不算本事，真正考验闭环的是负载突变。我在模型里设置了这样一个事件：系统在满载2kW运行到稳定后，t=5ms时刻突然切掉一半负载，变成1kW；再过3ms后又切回满载。

观察输出电压波形，满载切半载时，输出电压出现了一个大约0.85V的过冲，也就是约1.8%的电压超调，经过约650μs恢复回48V设定值。半载切满载时，电压跌落约1.2V，恢复时间稍微长一点，大概800μs。

这个响应速度对LLC来说算比较正常的水平。如果想把恢复时间压到500μs以内，就需要把PI调节器的增益调大，但代价是开关频率会频繁大幅摆动，谐振电流波形会出现肉眼可见的振荡。电源设计里"动态和稳定"永远是一对需要平衡的矛盾，仿真阶段建议把目标定在"不振荡的前提下尽可能地快"。

3.3 均流误差的量化判定方法

均流效果要用数字说话，不能光看波形像。我采用的均流误差定义是：

ε = |I1 - I2| / ((I1+I2)/2) × 100%

I1和I2取的是两路谐振电流在一个开关周期内的平均值，或者说RMS值，这个看你的关注点。峰值均流误差关注的是器件应力，RMS均流误差关注的是发热与损耗，建议两个都算。

均流工况下实测数据如下：

这个结果说明，只要参数匹配、相位精确，LLC两相交错并联本身不需要额外的均流控制环路就能保持很好的电流均衡。

4. 不均流工况下的隐患：参数偏差放大后会发生什么

4.1 不均流的建模方式与波形差异

我按照前面说的第一种方式构造不均流：把第一路的谐振电容Cr从0.5μF改为0.46μF，第二路保持0.5μF不变，重新跑稳态。

稳态到达后读取两路谐振电流，差异立刻显现：第一路（改小电容的那一路）谐振电流RMS约为4.7A，第二路RMS约为5.9A，均流误差达到约22.7%。这个误差的比例比参数偏差的8%放大了接近3倍，很有意思——说明LLC增益曲线的不对称性会放大原始参数偏差。

相位关系也有细微变化。两路的驱动仍然精确保持180度移相，但电流波形本身出现了相位差异，谐振腔的电流过零点不再对齐，这会导致其中一路的ZVS窗口变窄。

4.2 均流误差带来的器件应力与纹波恶化

更直接的后果是器件应力。第二路RMS电流比第一路高出25%，姑且认为MOSFET的导通损耗和电流平方成正比，那这一路的导通损耗大约高出56%，如果再加上变压器铜损，热应力集中问题非常突出。在仿真里可以给两个模块分别设置结温监测器件去看这个趋势，现实样机里更严重。

输出纹波虽然还有交错的抑制作用，但因为两路幅值不等，抵消并不彻底。实测总输出电流纹波峰峰值从均流时的0.35A上升到了0.62A，抵消效果大约打了对折。纹波频率仍然是200kHz，但幅值的低频包络出现了明显的起伏——这正是两路幅值不对称留下的痕迹。

4.3 电压闭环在此工况下能做什么、不能做什么

最容易被标题里"输出电压闭环"误导的地方来了。在不均流工况下，输出电压依然稳定在48V附近，误差在±0.5%以内。闭环只"看"到总输出电压，并不会因为两路电流不均而做任何纠正。也就是说，闭环的表现是"正常"的，但系统的健康度已经出了问题。

如果你试图靠调大PI增益来"强行拉均流"，结果会令人失望甚至适得其反。因为闭环频率指令是公共的，频率一变，两路的增益同时改变，但改变幅度不同。偏流严重的一路增益本来就高，频率变化对它的影响也更大，最后的结果可能是均流误差被进一步放大而不是缩小。

仿真里我试过把PI增益升到原来的3倍，均流误差从22.7%变到了25.4%，输出电压的动态响应确实变快，但电流不平衡反而加重。这个实验强烈说明：电压闭环和均流控制必须解耦设计，想在仿真里复现工程问题时，一定不能把这两个环混在一起。

4.4 严重不均流的隐患：容性区、ZVS失效与磁饱和

如果把谐振电容偏差加大到15%，也就是0.5μF对0.425μF，观察到的就不是"不均流"那么简单了。偏差大的一路在某个频率点会先进入容性工作区，谐振电流相位超前于驱动方波，开关管的体二极管续流时序完全错乱，ZVS丢失。有效率损失的同时，高频噪声也明显增加。

更隐蔽的问题是磁饱和。RMS电流偏大的那一路，变压器峰值磁通会逼近磁芯饱和裕度。在仿真里如果用了非线性电感模型，就可能观察到励磁电流波形畸形、电感值骤降的现象。仿真阶段就暴露出这个问题，至少能帮你提前确认磁芯的饱和裕度和选型余量。

5. 仿真实战中的调参与踩坑记录

5.1 求解器与步长的选择

LLC是高频谐振电路，开关频率100kHz，谐振电流的振荡频率也在这个量级附近，所以仿真步长不能太任性。我用的是固定步长求解器，步长设置为20ns，也就是开关周期的1/500，足以分辨谐振波形细节。

如果步长太大，比如100ns，你会看到谐振电流波形明显失真，尤其是在过零点附近，会出现锯齿状毛刺，这时候输出纹波数据是骗人的。步长太小也没必要，比如2ns，仿真时间会爆炸，跑一次0.1秒的仿真要好几个小时。

仿真时长方面，我一般先跑50ms观察稳态，再跑200ms做负载动态。LLC的启动过程和低压大电流场景下的闭环建立时间可能长达几十毫秒，太短的仿真时间容易让你误以为系统发散。

5.2 PI参数整定的方法，不要抄数字

整定LLC闭环PI参数，我建议按这样的思路走，而不是照抄别人的数值：

先只加比例项，从极小值开始慢慢往上加。观察输出电压：如果出现持续等幅振荡，说明比例增益偏大，往回退到振荡消失前的1/3左右作为P值。这个过程找到的是一个"不振荡但响应偏慢"的P基准。

再加入积分项，Ki从小往大加，观察两个地方：一是满载到半载切换后，输出电压能否回到设定值零误差；二是震荡是否重新出现。如果积分速度太高，输出电压会出现低频的周期摆动，这个摆动通常不是电压精度问题，而是PI积分饱和和LLC非线性增益共同作用的结果。

我最终使用的参数大致是Kp=0.05（电压误差单位V到频率偏移单位kHz），Ki=1000（每秒积分折算频率量）。这两个数字只对我的模型成立，因为它们的量纲取决于采样系数、VCO增益等外围配置，换一个模型必须重新整定。

一个非常实用的小技巧：在闭环输出到VCO之间加一个频率指令限幅器，限制在70kHz到150kHz之间。仿真中如果负载突变或启动瞬间误差过大，PI输出会瞬间冲到很大的值，如果频率指令没有限幅，VCO会输出一个极端的频率，导致变压器电流像短路一样飙升。加上限幅后，起飞问题基本被掐死在源头。

5.3 启动过程与软启动实现

LLC直接闭环启动很容易出问题。启动瞬间输出电容电压为零，误差信号很大，PI调节器会直接把频率指令压到下限附近，此时LLC增益处于最高区域，谐振电流和输出电压在几个周期内急剧上升，极大可能引起保护动作。

解决办法是给参考电压加斜坡。我让Vref在10ms内从0线性升到设定值48V，这样频率指令也会跟着斜坡慢慢恢复，电流冲击被显著抑制。参数配好后，启动过程的输出电压平滑，没有明显过冲，谐振电流峰值只有满载时的1.2倍左右，这在软启动设计里是个比较健康的状态。

5.4 仿真报错排查：发散、不收敛与保护误动作

跑这个模型时，我遇到过几次"中等程度的灾难"，整理成表格方便你对照：

最后一条经验我认为值得单独强调：这个模型的每个参数都可以作为后续蒙特卡洛分析的输入变量。不要只满足于跑出一组"能看"的波形，把Cr、Lr、Lm设置成参数扫描对象，扫10个偏差档位，你就能得到均流误差随参数偏差的完整趋势曲线。这个工作做完，你对"均流和不均流"的理解才会从现象层面深入到机制层面。我后来把这条路继续走下去，用参数扫描数据锁定了最容易影响均流的器件，也确定了允许的容差范围，这一步对整个系统的工程落地帮助非常大。