1. 项目概述
中断系统是嵌入式开发中最核心的机制之一，也是工程师面试时的高频考点。在STM32开发中，NVIC（Nested Vectored Interrupt Controller）作为Cortex-M内核的中断控制器，其配置直接关系到系统的实时性和可靠性。很多初学者虽然能照搬例程实现中断功能，但对底层原理和关键寄存器配置一知半解，遇到复杂场景往往束手无策。
我在工业控制领域使用STM32近十年，处理过各种中断相关的疑难杂症。本文将结合寄存器手册和实际项目经验，带你彻底吃透NVIC的工作原理。从最基础的中断概念讲起，逐步深入到优先级分组、中断屏蔽、现场保护等核心机制，最后通过寄存器级操作演示如何精准控制每一个中断行为。这些知识不仅能帮你通过技术面试，更能提升解决实际工程问题的能力。
2. 中断系统核心原理
2.1 中断的本质与分类
中断的本质是处理器对突发事件的一种响应机制。当外设或内部模块需要CPU介入时，通过中断信号"打断"当前任务，迫使CPU转去执行特定的服务程序（ISR）。以按键检测为例，相比轮询方式不断读取GPIO状态，使用外部中断可以让CPU在无按键时完全休眠，仅在按键按下时唤醒处理，大幅降低功耗。
STM32的中断按来源可分为：
- 外部中断（EXTI）：来自GPIO引脚的电平/边沿触发
- 外设中断：定时器、串口、ADC等模块的事件触发
- 系统异常：如复位、硬错误、SysTick等
关键理解：中断之所以能提高系统效率，核心在于它实现了"事件驱动"的工作模式。CPU不需要主动查询状态，而是被动响应事件，这种机制在低功耗场景尤为关键。
2.2 NVIC的架构设计
NVIC是ARM公司为Cortex-M系列设计的专用中断控制器，具有以下核心特性：
- 支持嵌套中断：高优先级中断可打断低优先级ISR
- 向量表跳转：自动根据中断号定位ISR入口
- 优先级动态配置：运行时可修改优先级
- 中断屏蔽灵活：支持全局屏蔽和单中断屏蔽
NVIC的硬件实现非常精巧。以STM32F103为例，其中断向量表前16个是系统异常（如Reset_Handler、HardFault_Handler），之后才是外设中断（如EXTI0_IRQHandler）。每个中断源都有独立的：
- 使能位（ISER/ICER）
- 挂起位（ISPR/ICPR）
- 优先级寄存器（IPRx）
2.3 中断处理全流程
一个完整的中断处理包含以下阶段：
- 中断触发：外设置位中断标志（如TIMx_SR寄存器的UIF）
- 请求传递：NVIC检测到有效中断请求
- 优先级裁决：若当前无更高优先级中断运行，NVIC向CPU发出异常信号
- 现场保护：CPU自动将PSR、PC、LR等寄存器压栈
- 向量跳转：根据中断号从向量表取出ISR地址并跳转
- ISR执行：清除中断标志，处理事件
- 现场恢复：CPU从栈中恢复寄存器，返回被中断的程序
实测技巧：在调试复杂中断问题时，建议在ISR开头添加断点，观察以下寄存器：
- IPSR（当前中断号）
- PRIMASK/FAULTMASK（中断屏蔽状态）
- SP（栈指针是否对齐）
3. NVIC寄存器深度解析
3.1 优先级配置实战
NVIC的优先级配置是面试必问知识点，也是实际项目中最容易出错的地方。Cortex-M允许使用3-8位来表示优先级（STM32通常用4位），这4位又被分为抢占优先级和子优先级：
c复制// 优先级分组配置（在SCB->AIRCR中）
NVIC_SetPriorityGrouping(0x05FA0300); // 分组3：4位中1位抢占，3位子优先级
分组方案如下表：
| 分组 | 抢占位数 | 子优先级位数 | 适用场景 |
|---|---|---|---|
| 0 | 0 | 4 | 所有中断不能嵌套 |
| 1 | 1 | 3 | 简单分层 |
| 2 | 2 | 2 | 通用嵌入式系统 |
| 3 | 3 | 1 | 复杂实时系统 |
| 4 | 4 | 0 | 严格优先级控制 |
配置示例：
c复制// 设置EXTI0中断抢占优先级1，子优先级2
NVIC_SetPriority(EXTI0_IRQn, (1 << 1) | (2 & 0x1));
// 设置SysTick中断抢占优先级2，子优先级0
NVIC_SetPriority(SysTick_IRQn, (2 << 1) | 0);
3.2 关键寄存器详解
-
中断使能寄存器（ISER/ICER）
- 每个bit对应一个中断源
- 写1到ISER[x]使能第x个中断
- 写1到ICER[x]禁用第x个中断
-
中断挂起寄存器（ISPR/ICPR）
- ISPR[x]=1 手动触发第x个中断
- ICPR[x]=1 清除第x个中断的挂起状态
-
优先级寄存器（IPRx）
- 每个中断占用8bit，实际使用高4位
- 复位值通常为0，意味着所有中断默认最低优先级
寄存器级操作示例：
c复制// 手动使能EXTI0中断（等效于NVIC_EnableIRQ）
NVIC->ISER[0] = (1 << EXTI0_IRQn);
// 设置UART1中断优先级为3
NVIC->IP[UART1_IRQn] = (3 << 4);
3.3 中断屏蔽机制
Cortex-M提供了三种中断屏蔽方式：
- PRIMASK：屏蔽所有可屏蔽中断（除NMI和硬错误）
assembly复制CPSID I // 关中断 CPSIE I // 开中断 - FAULTMASK：屏蔽所有中断（包括硬错误）
- BASEPRI：屏蔽低于指定优先级的中断
工程经验：在操作临界资源（如全局变量）时，建议使用BASEPRI而非PRIMASK：
c复制uint32_t prev_pri = __get_BASEPRI(); __set_BASEPRI(0x10); // 屏蔽优先级>=1的中断 /* 临界区操作 */ __set_BASEPRI(prev_pri);
4. 高级应用与问题排查
4.1 中断延迟优化
中断延迟（从触发到ISR开始执行的时间）是实时系统的关键指标。通过以下方法可优化：
-
向量表重定位到RAM：减少Flash访问延迟
c复制SCB->VTOR = (uint32_t)0x20000000; memcpy((void*)0x20000000, (void*)0x08000000, VECTOR_TABLE_SIZE); -
使用Tail-Chaining机制：当两个中断连续发生时，NVIC会跳过部分现场恢复/保存步骤
-
合理设置优先级：高频中断设为高优先级，避免被阻塞
4.2 常见问题排查指南
-
中断无法触发
- 检查外设中断标志是否置位
- 确认NVIC中对应中断已使能（ISER）
- 验证向量表地址是否正确（SCB->VTOR）
-
中断频繁触发
- 确认在ISR中清除了中断标志
- 检查硬件滤波电路（特别是GPIO中断）
- 对于边沿触发，确保信号边沿干净无抖动
-
中断嵌套异常
- 确认优先级分组设置正确
- 检查是否错误修改了BASEPRI/PRIMASK
- 在HardFault_Handler中分析LR和栈内容
4.3 实测案例：定时器PWM中断
以TIM1的PWM中断为例，完整配置流程：
c复制// 1. 开启TIM1时钟
RCC->APB2ENR |= RCC_APB2ENR_TIM1EN;
// 2. 配置TIM1为PWM模式
TIM1->CCMR1 |= TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1; // PWM模式1
TIM1->CCER |= TIM_CCER_CC1E; // 使能输出
TIM1->ARR = 999; // 周期=1000
TIM1->CCR1 = 300; // 占空比30%
// 3. 使能更新中断
TIM1->DIER |= TIM_DIER_UIE;
// 4. 配置NVIC
NVIC_SetPriority(TIM1_UP_IRQn, 5);
NVIC_EnableIRQ(TIM1_UP_IRQn);
// 5. 启动定时器
TIM1->CR1 |= TIM_CR1_CEN;
// 中断服务程序
void TIM1_UP_IRQHandler(void) {
if(TIM1->SR & TIM_SR_UIF) {
TIM1->SR &= ~TIM_SR_UIF; // 清除标志
/* 处理代码 */
}
}
5. 面试重点解析
根据我参与技术面试的经验，NVIC相关问题的考察点主要集中在：
-
优先级分组机制
- 如何划分抢占优先级和子优先级
- 不同分组方案的应用场景
- 计算给定分组下的优先级数值
-
中断执行流程
- 现场保存了哪些寄存器
- LR在中断中的特殊值（EXC_RETURN）
- 尾链优化原理
-
实际问题解决
- 中断风暴的产生原因
- 如何测量中断延迟
- 临界区保护的实现方式
典型面试题示例：
"在一个电机控制系统中，PWM定时器中断和紧急停止按钮中断应如何设置优先级？为什么？"
参考答案：
PWM定时器中断需要高抢占优先级（如分组3下的优先级0）以确保定时精度，紧急停止按钮应设为最高抢占优先级（优先级0）并可嵌套PWM中断。同时，PWM中断内部可能还需要细分多个子优先级来处理不同事件（如周期更新、捕获比较等）。这种配置确保紧急事件能立即响应，同时维持PWM控制的时序精度。