1. 5.5GHz CMOS低噪声放大器设计概述
在射频前端接收机中,低噪声放大器(LNA)作为第一级有源电路,其噪声性能直接决定了整个系统的灵敏度。这次设计的5.5GHz CMOS LNA采用TSMC 65nm工艺,目标是在1.2V电源电压下实现>15dB增益和<1.5dB噪声系数。选择这个频段主要考虑5GHz WiFi频段(5.15-5.85GHz)的应用需求,同时65nm工艺的ft约180GHz,足够提供良好的高频性能。
电路架构上,由于1.2V电源电压的限制,放弃了传统的共源-共栅(cascode)结构,转而采用带源极负反馈的共源级结构。这种选择主要基于三点考虑:(1) cascode结构需要至少2V的电源电压才能保证所有晶体管工作在饱和区;(2) 源极负反馈能有效改善输入匹配和线性度;(3) 在65nm工艺下,单个晶体管的增益足够满足要求。实际测试表明,这种架构在1.2V下能实现18.2dB增益,完全满足指标要求。
需要模型API调用? 免费领10W Token,多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 电路设计与原理图实现
2.1 晶体管尺寸与偏置设计
主放大管采用NMOS,尺寸确定为48μm/60nm(总宽度/长度)。这个尺寸选择经过了详细计算:
- 根据跨导需求:gm = 2πfT*Cgs ≈ 72mS
- 65nm工艺下单位宽度跨导约1.5mS/μm → 需要约48μm宽度
- 偏置点设置为VGS=0.68V,IDS=6.8mA,保证晶体管工作在适度反型区
在Virtuoso中绘制原理图时,特别注意:
- 从PDK直接调用RF NMOS器件模型(含寄生参数)
- 设置正确的finger数量和multiplier参数(我们采用8 fingers×6μm)
- 添加dummy器件保证版图对称性
2.2 输入匹配网络设计
输入匹配采用螺旋电感(1.2nH)与MIM电容(200fF)组成的LC网络,实现以下目标:
- 噪声匹配:将最佳噪声阻抗(约15+j20Ω)转换为50Ω
- 功率匹配:同时保证S11<-10dB
实际操作技巧:
- 在电感属性窗口(Shift+左键拖动)实时监控Q值(目标>12@5.5GHz)
- 使用参数扫描优化L/C值组合:
skill复制paramAnalysis("L_value" 0.8n 1.6n 0.1n) {
analysis("
