STM32 FMC存储访问与字节对齐技术解析

1. 存储芯片访问与字节对齐的本质

在嵌入式系统开发中，我们经常会遇到各种存储芯片，从简单的EEPROM到复杂的NOR Flash。当使用STM32的FMC（Flexible Memory Controller）接口与这些存储芯片通信时，地址对齐问题往往会成为初学者的绊脚石。我第一次调试16位宽Flash时，就曾因为忽略对齐要求导致数据读取异常，浪费了大半天时间排查。

1.1 硬件层面的数据总线约束

现代微控制器的外部总线通常设计为8位、16位或32位宽度。以常见的16位存储芯片为例，其数据总线物理上由D0-D15共16根线组成。这意味着每次访问必然是以16位（2字节）为单位进行的，无法单独访问其中的某一个字节。

当CPU发出一个字节访问请求时，存储控制器实际上会：

1. 读取整个16位数据
2. 根据地址的最低位(A0)决定返回高字节还是低字节
3. 丢弃不需要的另一半数据

这种机制带来了两个关键影响：

• 效率损失：实际进行了16位读取但只使用了8位数据
• 时序复杂化：需要额外的控制信号处理字节选择

1.2 FMC的地址映射魔术

STM32的FMC控制器采用了一种巧妙的地址映射方案来简化硬件设计。对于16位宽的存储设备：

• 外部存储器的A0引脚不连接到FMC的A0
• 而是将FMC的A1连接到存储器的A0
• 依此类推，FMC地址线整体左移一位

这种映射意味着：

• CPU地址的bit0用于字节选择（0=低字节，1=高字节）
• CPU地址的bit1及以上才对应存储器的实际地址线

c复制// 示例：访问16位存储器的地址计算
uint32_t cpu_address = 0x0002; // CPU视角的地址
uint32_t memory_address = cpu_address >> 1; // 实际存储器看到的地址
uint8_t byte_select = cpu_address & 0x1; // 字节选择标志

1.3 不对齐访问的硬件后果

当程序试图进行非对齐访问时（例如从奇数地址读取16位数据），硬件层面会发生：

1. 存储控制器需要发起两次16位访问
2. 分别获取两个16位数据单元
3. 拼接出所需的16位数据
4. 消耗额外的时钟周期和总线带宽

在STM32的参考手册中明确提到："对于16位宽的存储器，地址必须按半字对齐（即地址的最低位为0）"。违反这一规则可能导致：

• 数据错误（某些型号的MCU）
• 硬件异常（Cortex-M内核通常不支持非对齐访问）
• 性能下降（即使能工作，也需要额外周期）

2. STM32 FMC的地址映射深度解析

2.1 FMC的Bank与地址空间划分

STM32的FMC将外部存储器划分为多个Bank，每个Bank有独立的配置寄存器。以STM32H743为例：

| Bank | 地址范围 | 典型用途 |
|--