嵌入式开发：中断、FIFO与状态机的协同应用

1. 项目概述

在嵌入式系统开发中，中断、状态机和FIFO（先进先出缓冲区）是三个至关重要的概念，它们的组合应用能够有效解决实时性、数据缓冲和复杂逻辑处理等问题。本文档将从零基础出发，详细讲解这三个核心概念的原理、实现方法以及它们在STM32单片机和ZYNQ PS端的综合应用。

1.1 目标读者

本文档适合以下人群：

• 嵌入式开发初学者
• 高校电子信息专业学生
• 电子爱好者
• 希望从单片机进阶到ZYNQ的开发人员

1.2 核心工具与硬件

开发工具：

• Keil5/MDK
• STM32CubeMX
• Vivado 2022.1
• Xilinx SDK/PetaLinux
• 串口助手
• 逻辑分析仪（可选）

硬件平台：

• STM32F103C8T6最小系统板
• ZedBoard/PYNQ-Z2 ZYNQ开发板
• 红外接收头
• 4x4矩阵键盘
• 步进电机
• SD卡模块
• HC-05蓝牙模块

2. 核心概念解析

2.1 中断系统

2.1.1 中断的基本概念

中断是嵌入式系统中的一种重要机制，它允许CPU暂停当前正在执行的程序，转而处理紧急事件，处理完成后再返回原程序继续执行。中断可以分为硬件中断和软件中断，其中硬件中断在嵌入式开发中更为常见。

2.1.2 中断的执行流程

中断的执行流程可以分为以下五个步骤：

1. 中断触发：外部事件发生，产生中断请求
2. 中断检测：CPU检测到未响应的中断请求
3. 中断响应：CPU保存当前程序状态，跳转到中断服务函数
4. 中断处理：执行中断服务函数
5. 中断返回：恢复程序状态，继续执行原程序

2.1.3 中断服务函数的编写原则

中断服务函数必须遵循"快进快出"的原则：

• 只做最紧急、最快速的操作
• 避免复杂处理逻辑
• 及时清除中断标志位
• 禁止使用耗时操作（如延时、浮点运算等）

2.2 FIFO缓冲区

2.2.1 FIFO的基本概念

FIFO（First In First Out）是一种先进先出的数据缓冲区，它的核心作用是解决高速中断和低速主循环之间的速度不匹配问题，防止数据丢失。

2.2.2 环形FIFO的实现

环形FIFO是嵌入式开发中最常用的FIFO实现方式，它通过读写指针的循环移动实现了缓冲区的重复利用。环形FIFO的核心组成部分包括：

• 数据缓冲区（数组）
• 写指针（head）
• 读指针（tail）
• 空/满判断逻辑

2.2.3 FIFO大小的规划

FIFO大小的合理规划至关重要，太小会导致数据溢出，太大则会浪费内存资源。FIFO大小的经验计算公式为：

code复制FIFO最小大小 = 中断最大触发速度 × 主循环最大处理时间 × 安全系数

2.3 状态机

2.3.1 状态机的基本概念

状态机（Finite State Machine，FSM）是一种将程序逻辑分解为多个有限状态的编程方法。每个状态下，程序根据输入条件执行特定动作并可能切换到新状态。

2.3.2 状态机的类型

嵌入式开发中常用的状态机类型包括：

• 摩尔状态机：输出仅由当前状态决定
• 米利状态机：输出由当前状态和输入共同决定

2.3.3 状态机的实现

状态机的典型实现包括三个部分：

1. 状态定义（枚举）
2. 当前状态变量
3. 状态处理与切换逻辑（switch-case语句）

3. 中断+FIFO+状态机的协同工作

3.1 三者协同的核心流程

中断、FIFO和状态机的协同工作形成了一个完整的数据处理闭环：

1. 外部事件触发中断
2. 中断服务函数快速将数据写入FIFO
3. 主循环中的状态机从FIFO读取数据
4. 状态机根据当前状态和数据执行相应处理

3.2 三者缺一不可的原因

• 去掉中断：实时性差，无法及时响应异步事件
• 去掉FIFO：中断和主循环速度不匹配，导致数据丢失
• 去掉状态机：代码可读性和可维护性差

3.3 三者组合的优势

1. 高实时性
2. 无数据丢失
3. 程序清晰易懂
4. 可维护性强
5. 可扩展性强
6. CPU利用率高

4. 单片机项目实战

4.1 项目1：UART通信（中断+FIFO+状态机）

4.1.1 项目概述

本项目实现基于中断+FIFO+状态机的UART通信，包括数据接收、解析和响应功能。

4.1.2 硬件连接

• STM32F103C8T6的USART1连接到USB转串口模块
• 波特率设置为115200

4.1.3 软件实现

中断服务函数：

c复制void USART1_IRQHandler(void)
{
    uint8_t ch;
    if(__HAL_UART_GET_FLAG(&huart1, UART_FLAG_RXNE) != RESET)
    {
        ch = huart1.Instance->DR;
        FIFO_Put(&uart_fifo, ch);
    }
    HAL_UART_IRQHandler(&huart1);
}

状态机实现：

c复制typedef enum {
    UART_IDLE,
    UART_WAIT_HEADER,
    UART_RECV_DATA,
    UART_PARSE_CMD
} UART_State_t;

void UART_State_Process(uint8_t ch)
{
    static UART_State_t state = UART_IDLE;
    
    switch(state) {
        case UART_IDLE:
            if(ch == '$') state = UART_WAIT_HEADER;
            break;
        case UART_WAIT_HEADER:
            // 处理逻辑
            break;
        // 其他状态处理
    }
}

4.2 项目2：矩阵键盘扫描（中断+FIFO+状态机）

4.2.1 项目概述

本项目实现基于中断+FIFO+状态机的4x4矩阵键盘扫描，能够准确检测按键按下和释放事件。

4.2.2 硬件连接

• 矩阵键盘的列线连接到STM32的GPIO输出
• 行线连接到外部中断引脚

4.2.3 软件实现

中断服务函数：

c复制void EXTI0_IRQHandler(void)
{
    __HAL_GPIO_EXTI_CLEAR_FLAG(GPIO_PIN_0);
    uint8_t key_state = HAL_GPIO_ReadPin(GPIOA, GPIO_PIN_0);
    FIFO_Put(&key_fifo, key_state ? KEY_RELEASE : KEY_PRESS);
    HAL_GPIO_EXTI_IRQHandler(GPIO_PIN_0);
}

状态机实现：

c复制typedef enum {
    KEY_IDLE,
    KEY_DEBOUNCE,
    KEY_PRESSED,
    KEY_RELEASED
} Key_State_t;

void Key_State_Process(uint8_t event)
{
    static Key_State_t state = KEY_IDLE;
    
    switch(state) {
        case KEY_IDLE:
            if(event == KEY_PRESS) state = KEY_DEBOUNCE;
            break;
        case KEY_DEBOUNCE:
            // 消抖处理
            break;
        // 其他状态处理
    }
}

5. ZYNQ PS端项目实战

5.1 项目1：PS端UART通信（中断+FIFO+状态机）

5.1.1 项目概述

本项目在ZYNQ PS端实现与STM32类似的UART通信框架，展示中断+FIFO+状态机在ZYNQ上的应用。

5.1.2 硬件配置

• 使用ZYNQ PS端的UART0
• 波特率设置为115200

5.1.3 软件实现

中断服务函数：

c复制void UART0_Handler(void)
{
    uint8_t ch = XUartPs_ReadReg(XPAR_PS7_UART_0_BASEADDR, XUARTPS_FIFO_OFFSET);
    FIFO_Put(&uart_fifo, ch);
    XUartPs_WriteReg(XPAR_PS7_UART_0_BASEADDR, XUARTPS_ISR_OFFSET, XUARTPS_IXR_RXOVR);
}

状态机实现：

c复制typedef enum {
    PS_UART_IDLE,
    PS_UART_RECV,
    PS_UART_PROCESS
} PS_UART_State_t;

void PS_UART_State_Process(uint8_t ch)
{
    static PS_UART_State_t state = PS_UART_IDLE;
    
    switch(state) {
        case PS_UART_IDLE:
            if(ch == '$') state = PS_UART_RECV;
            break;
        case PS_UART_RECV:
            // 接收处理
            break;
        // 其他状态处理
    }
}

6. 常见问题与优化

6.1 中断常见问题

1. 中断一直触发：检查中断标志位是否被正确清除
2. 中断无法触发：检查中断是否使能，优先级配置是否正确
3. 中断响应不及时：优化中断服务函数，减少处理时间
4. 中断嵌套混乱：合理配置中断优先级

6.2 FIFO优化技巧

1. 合理设置FIFO大小：根据数据速率和处理时间计算
2. 批量读写操作：减少频繁的FIFO访问
3. 溢出处理机制：添加溢出标志和错误处理

6.3 状态机设计建议

1. 状态划分清晰：每个状态职责单一
2. 状态转换明确：转换条件清晰可读
3. 避免状态爆炸：合理抽象和合并状态

7. 学习资源推荐

7.1 开源项目

1. STM32 HAL库示例：官方提供的丰富示例代码
2. FreeRTOS：学习嵌入式实时操作系统
3. LVGL：嵌入式GUI开发框架

7.2 推荐书籍

1. 《嵌入式实时操作系统原理与最佳实践》
2. 《ARM Cortex-M3权威指南》
3. 《ZYNQ嵌入式系统设计与实现》

8. 总结与进阶方向

通过本文档的学习，读者应该已经掌握了中断、FIFO和状态机这三个嵌入式开发中的核心概念及其组合应用。在实际项目中，这种架构模式可以扩展到更复杂的应用场景，如：

1. 多任务系统：结合RTOS实现更复杂的任务调度
2. 高性能数据处理：应用于图像处理、音频处理等领域
3. 物联网应用：实现设备间的可靠通信

对于希望进一步深入学习的读者，建议：

1. 研究更复杂的状态机设计模式
2. 学习DMA（直接内存访问）技术，减轻CPU负担
3. 探索ZYNQ PL端的硬件加速设计