1. 实验背景与核心价值
数字电路设计是电子工程领域的基石性技能，而逻辑门电路则是构建数字系统的基本单元。这次实验我们将通过基础逻辑门（与门、或门、非门等）的组合，实现特定功能的组合逻辑电路。这种"用简单模块构建复杂功能"的设计思想，正是现代集成电路设计的雏形。
我在大学实验室带教时发现，很多同学能熟练背诵真值表，但面对实际电路设计时却无从下手。这个实验的关键价值在于：理解理论（布尔代数）如何转化为实际电路，培养"逻辑思维→电路实现"的工程化能力。通过面包板上的实际搭建，你会直观感受到信号传输延迟、竞争冒险等书本上难以呈现的现象。
2. 实验器材与前期准备
2.1 硬件设备清单
- 数字电路实验箱（含直流电源）
- 74系列TTL逻辑芯片（推荐74LS08与门、74LS32或门、74LS04非门）
- 面包板及跳线若干
- 逻辑电平开关（用于输入信号）
- LED指示灯（用于输出显示）
- 万用表（检测电平状态）
2.2 软件工具准备
虽然本次是硬件实验，但建议先用仿真软件验证设计：
- Proteus电路仿真（适合完整系统模拟）
- Logisim（逻辑电路可视化工具）
- Multisim（交互式仿真环境）
注意：TTL芯片对电源电压敏感，务必确认实验箱输出为稳定的5V±0.25V。我曾有学生因电源电压超标导致整批芯片烧毁。
3. 逻辑门特性实测
3.1 基础门电路功能验证
在搭建复杂电路前，必须先确认每个逻辑门的实际行为：
- 将74LS08（与门）插入面包板，连接VCC和GND
- 输入端A、B分别接电平开关
- 输出端Y接LED指示灯
- 按真值表组合输入信号，记录LED状态
实测中会发现两个关键现象：
- 输入悬空时，TTL电路会默认视为高电平（这与CMOS电路不同）
- 输出低电平时电压约0.2V，高电平时约3.4V（非理想的0V/5V）
3.2 信号传输延迟测量
用双通道示波器观察信号传播延迟：
- 将100kHz方波同时输入与非门和6级反相器链
- 对比输入输出信号的相位差
- 计算单个门电路的tpd（典型值约10ns）
这个实验会揭示：理论上的瞬时响应在实际电路中并不存在，多级串联时会显著影响时序。
4. 组合电路设计实例
4.1 三人表决器设计
需求：实现三人投票系统，多数赞成时输出通过。
步骤1：真值表推导
| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| ... | ... | ... | ... |
| 1 | 1 | 1 | 1 |
步骤2：卡诺图化简
通过图形法得到最简表达式：
Y = AB + AC + BC
步骤3：电路实现
- 用3个与门实现AB、AC、BC
- 用2个或门合并三项
- 实际搭建时注意门电路扇出能力（74LS系列驱动上限约10个负载）
4.2 七段译码器设计
更复杂的例子是将BCD码转换为七段显示：
层次化设计技巧：
- 先设计每个段(a-g)的逻辑表达式
- 对公共项进行提取优化
- 采用两级门电路结构（第一级与门，第二级或门）
实测时会发现：
- 显示数字"6"和"9"时各厂家段码定义不同
- 需要增加限流电阻保护LED（约220Ω）
5. 故障排查与工程经验
5.1 常见问题诊断表
| 现象 | 可能原因 | 解决方法 |
|---|---|---|
| 输出始终为高 | 芯片未供电 | 检查VCC/GND连接 |
| 输出电平不稳定 | 电源噪声 | 增加0.1μF去耦电容 |
| 发热严重 | 输出短路 | 检查线路短路点 |
5.2 布线技巧
- 电源走线尽量粗短，采用星型接地
- 未使用输入端必须接固定电平（通常上拉至VCC）
- 长导线传输时考虑阻抗匹配（>10cm需端接）
5.3 竞争冒险处理
当输入信号变化路径不同时会产生毛刺：
- 用示波器捕捉瞬态脉冲
- 增加选通门或滤波电容
- 采用同步设计规避（需时序电路知识）
6. 进阶思考与扩展
掌握了基础设计方法后，可以尝试：
- 用与非门实现全功能（逻辑完备性验证）
- 比较TTL与CMOS芯片的功耗差异
- 设计可编程逻辑阵列（PLA）结构
我特别推荐用74LS00（与非门）搭建所有基础门电路，这个练习能深刻理解"与非门是通用门"的含义。实际工程中，现代FPGA正是基于类似的可编程逻辑块。