FPGA存储器设计：分布式RAM与Block RAM实现对比

1. FPGA存储器设计与实现基础

在FPGA开发中，存储器设计是构建复杂数字系统的核心环节。与ASIC设计不同，FPGA提供了两种主要的存储器实现方式：基于通用触发器（Flip-Flop）的分布式存储和基于专用RAM块（Block RAM）的集中式存储。理解这两种实现方式的特性和适用场景，对于优化设计性能和资源利用率至关重要。

1.1 存储器实现方式对比

分布式存储使用FPGA中的逻辑单元（LUT+FF）实现，每个bit位对应一个D触发器。这种方式的特点是：

• 访问延迟低（通常1个时钟周期）
• 可实现真正的双端口读写
• 适合小容量存储（通常小于1Kbit）
• 功耗随容量线性增长

专用RAM块是FPGA内置的硬核存储单元，其优势在于：

• 存储密度高（每个BRAM通常18-36Kbit）
• 功耗较低（静态功耗几乎为零）
• 支持多种配置模式（单口/双口，不同位宽）
• 但访问延迟较高（通常2-3个时钟周期）

实际工程中选择原则：容量小于128位通常用分布式RAM，大于1Kbit必须用Block RAM，中间区域需根据时序要求和资源余量权衡。

1.2 Verilog推断风格要点

要让综合工具正确推断出期望的存储器结构，代码需要遵循特定编码风格。以单口RAM为例，核心特征包括：

1. 使用reg数组声明存储体
2. 读写操作在同一个always块中描述
3. 使用if-else明确区分读写条件
4. 读数据路径保持干净（避免组合逻辑）

verilog复制// 正确的单口RAM推断示例
module sp_ram #(parameter AW=8, DW=32) (
    input clk,
    input we,
    input [AW-1:0] addr,
    input [DW-1:0] din,
    output [DW-1:0] dout
);
    reg [DW-1:0] mem [0:(1<<AW)-1];
    always @(posedge clk) begin
        if (we) mem[addr] <= din;
        dout <= mem[addr]; // 注意这里是非阻塞赋值
    end
endmodule

不同厂商工具对推