直流电机调速系统：从开环到双闭环控制详解

1. 直流电机调速系统概述

直流电机作为工业自动化领域的核心执行元件，其转速控制精度直接影响生产设备性能。传统调速方案主要分为开环控制、单闭环控制和双闭环控制三种典型结构，每种方案在动态响应、抗干扰能力和实现复杂度上存在显著差异。

以一台额定功率1.5kW的Z4系列直流电动机为例，当采用开环控制时，仅通过调节PWM占空比实现粗略调速，负载突变会导致转速波动超过15%。而引入转速单闭环PID控制后，波动可降至5%以内。若进一步采用转速-电流双闭环结构，配合前馈补偿算法，转速波动可控制在1%以下，同时实现电流限幅保护。

关键提示：双闭环系统中电流环的响应速度需比转速环快5-10倍，通常电流环带宽设置在100-200Hz，转速环带宽控制在10-20Hz

2. 开环调速系统实现与局限

2.1 基本架构与参数设计

开环调速系统仅包含功率驱动环节，典型电路由PWM发生器、MOSFET桥臂和电机本体构成。使用STM32的TIM1定时器生成PWM时，需设置ARR寄存器决定频率（建议8-20kHz），CCR寄存器调节占空比。例如配置72MHz主频下，预分频值设为72-1，ARR值设为1000-1，可获得1-10kHz可调频率范围。

c复制// STM32 PWM基础配置示例
TIM_OC_InitTypeDef sConfigOC = {0};
htim1.Instance = TIM1;
htim1.Init.Prescaler = 72-1;  
htim1.Init.CounterMode = TIM_COUNTERMODE_UP;
htim1.Init.Period = 1000-1;
HAL_TIM_PWM_Init(&htim1);
sConfigOC.OCMode = TIM_OCMODE_PWM1;
sConfigOC.Pulse = 500;  // 初始占空比50%
HAL_TIM_PWM_ConfigChannel(&htim1, &sConfigOC, TIM_CHANNEL_1);

2.2 动态特性实测数据

在12V/300W直流电机负载测试中，开环系统表现出明显非线性：

• 空载时占空比30%对应转速1500rpm
• 增加5N·m负载后，相同占空比下转速降至920rpm
• 转速调整存在300-500ms延迟

3. 转速单闭环系统设计与调参

3.1 硬件传感方案选型

转速检测可采用：

1. 光电编码器（100-5000PPR）
2. 霍尔传感器（低成本但精度低）
3. 反电动势检测（无传感器方案）

电流采样推荐：

• 低边采样：LM358+0.01Ω合金电阻（成本<5元）
• 高边采样：INA240电流检测放大器（精度0.5%）

matlab复制% 转速环PID参数整定流程
motor = tf(250,[0.02 1]);  % 电机传递函数
pidTuner(motor,'PID')  
% 典型参数范围：
% Kp=0.5-2.0, Ki=5-20, Kd=0.001-0.01

3.2 数字PID实现要点

在STM32中需注意：

1. 采用位置式PID避免积分饱和
2. 设置抗积分饱和限幅（如±1000）
3. 添加低通滤波（截止频率1/10采样率）

c复制typedef struct {
  float Kp, Ki, Kd;
  float integral, prev_error;
} PID_Controller;

float PID_Update(PID_Controller* pid, float error) {
  pid->integral += error;
  float derivative = error - pid->prev_error;
  pid->prev_error = error;
  return pid->Kp*error + pid->Ki*pid->integral + pid->Kd*derivative;
}

4. 转速-电流双闭环系统深度解析

4.1 嵌套控制结构实现

双闭环系统典型参数配置：

Proteus仿真中需注意：

1. 电流环建模包含0.5ms功率器件延迟
2. 转速反馈添加10ms惯性环节
3. 配置合理的PWM死区时间（通常1-2μs）

4.2 Simulink建模关键技巧

1. 使用Rate Transition模块处理多速率系统
2. 电流环前向通路添加饱和非线性模块
3. 转速给定信号配置slew rate限制（如1000rpm/s）

matlab复制% 双闭环系统核心模块连接
current_loop = pidtune(current_plant,'PI',150);
speed_loop = pidtune(speed_plant,'PID',15);
sys = connect(...
    speed_loop,current_loop,...
    'r','y');

5. 工程实践问题解决方案

5.1 电流采样噪声抑制

实测中发现的问题：

• MOSFET开关导致采样毛刺（峰峰值>200mV）
• 地回路干扰引入50Hz工频噪声

解决方案：

1. 硬件层面：
   • 采用RC低通滤波（截止频率1kHz）
   • 使用隔离式ADC（如AMC1301）
2. 软件层面：
   • 移动平均滤波（窗口长度8-16）
   • Ⅱ型陷波器滤除特定频率

c复制#define FILTER_LEN 8
float moving_avg(float new_sample) {
  static float buffer[FILTER_LEN] = {0};
  static uint8_t index = 0;
  buffer[index] = new_sample;
  index = (index+1)%FILTER_LEN;
  
  float sum = 0;
  for(uint8_t i=0; i<FILTER_LEN; i++) {
    sum += buffer[i];
  }
  return sum/FILTER_LEN;
}

5.2 动态响应优化策略

当遇到负载突变时：

1. 前馈补偿：检测电流变化率dI/dt>100A/s时提前调整PWM
2. 变参数PID：根据误差大小自动切换参数组
3. 模糊PID：针对非线性工况自动调节

实测效果对比：

6. 进阶设计：FPGA实现方案

对于要求纳秒级响应的高性能场合，可采用Xilinx Zynq系列实现：

1. PS端运行Linux处理转速环（1ms周期）
2. PL端实现电流环（100ns级响应）
3. AXI总线交互数据

关键Verilog代码段：

verilog复制always @(posedge clk_10M) begin
  // 电流环计算流水线
  if(adc_ready) begin
    error <= current_setpoint - adc_value;
    integral <= integral + error;
    pwm_out <= (error*Kp + integral*Ki) >> 8; 
  end
end

资源占用报告：

• LUT利用率：23%
• 寄存器：17%
• DSP48E1：8个
• 最大时钟频率：152MHz