1. 加法器基础概念与分类
在数字电路设计中，加法器是最基础也最重要的算术运算单元之一。我第一次接触加法器是在大学数字逻辑课程上，当时用面包板和74系列芯片搭建了一个最简单的半加器电路，当LED灯按照二进制加法规律亮起时，那种成就感至今难忘。
加法器本质上是一个实现二进制数相加运算的组合逻辑电路。根据功能复杂度，我们可以将其分为几个主要类型：
-
半加器（Half Adder）：最基本的加法单元，能处理两个1位二进制数相加，产生和（Sum）与进位（Carry）。但无法处理来自低位的进位输入。
-
全加器（Full Adder）：在半加器基础上增加了进位输入，可以处理三个输入（两个加数和一个进位输入），是构建多位加法器的基本模块。
-
串行进位加法器（Ripple Carry Adder）：由多个全加器级联构成，将低位的进位输出连接到高位的进位输入。结构简单但速度较慢，因为进位信号需要逐级传递。
-
超前进位加法器（Carry Look-ahead Adder）：通过提前计算进位信号来大幅提升运算速度，是工程实践中常用的高性能加法器设计。
实际工程中，我们很少直接使用半加器，因为无法处理进位输入的特性限制了它的应用场景。全加器才是真正实用的构建单元。
2. 从晶体管到逻辑门：加法器的底层实现
2.1 半加器的门级实现
让我们从最基础的半加器开始，看看如何用逻辑门实现加法功能。半加器的真值表如下：
| A | B | Sum | Carry |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
从真值表可以看出：
- Sum = A XOR B
- Carry = A AND B
因此，半加器可以用一个异或门和一个与门实现：
verilog复制module half_adder(
input A,
input B,
output Sum,
output Carry
);
assign Sum = A ^ B;
assign Carry = A & B;
endmodule
``