BetaFlight定时器系统架构与配置详解

1. BetaFlight定时器系统架构解析

在BetaFlight飞控系统中，定时器（Timer）是连接硬件资源与软件功能的核心枢纽。整个定时器子系统采用分层设计，从MCU硬件层到应用层共分为四个关键层级：

• 硬件抽象层（HAL）：直接操作STM32等MCU的定时器外设寄存器，处理时钟源选择、预分频配置等底层操作。以STM32F4为例，其高级定时器（TIM1/TIM8）和通用定时器（TIM2-TIM5）具有不同的特性，HAL层需要屏蔽这些差异。

• 资源管理层：维护定时器与引脚的关系数据库，处理冲突检测和优先级分配。该层实现了动态资源分配算法，当用户修改配置时会实时检查PWM输出通道与定时器的匹配性。

• 驱动接口层：提供标准化的API供飞控核心功能调用，例如timerChannelInit()用于初始化通道，timerOCConfig()配置输出比较模式。这一层还处理了DMA传输、中断触发等高级功能。

• 应用服务层：将定时器功能封装为具体的飞控服务，如电机控制信号生成（DSHOT/PWM）、蜂鸣器驱动、RC信号捕获等。这一层会根据飞行模式动态调整定时器参数。

定时器与引脚的实际物理连接通过重映射控制器实现。以STM32的TIM3_CH1为例，它可能映射到PA6、PB4或PC6引脚，具体取决于MCU型号和复用功能配置。BetaFlight的引脚绑定系统会自动处理这些硬件差异，开发者只需在target.h文件中声明目标板的资源分布。

关键提示：在自定义硬件时，必须确保定时器通道与引脚物理连接匹配。错误的映射会导致信号无法输出或采集异常。

2. 定时器通道与引脚绑定机制

2.1 硬件资源声明方式

BetaFlight通过target.c文件中的定时器定义数组声明MCU的定时器资源。典型定义如下：

c复制const timerHardware_t timerHardware[] = {
    DEF_TIM(TIM1, CH1, PA8,  TIM_USE_PPM,   0, 1), // PPM输入
    DEF_TIM(TIM3, CH3, PB0,  TIM_USE_MOTOR, 0, 0), // 电机1
    DEF_TIM(TIM8, CH2,