全差分放大器设计实战：5G基站接收通道优化

1. 项目背景与核心价值

在模拟集成电路设计中，全差分放大器因其优异的共模抑制比和抗干扰能力，一直是高性能信号链路的基石。而两级套筒共源共栅（Telescopic Cascode）结构，凭借其高频特性和低噪声表现，特别适合用于高速ADC驱动、射频前端等场景。这次实战记录的是我在一个5G基站接收通道项目中，针对14位100MS/s流水线ADC设计的全差分放大器完整开发过程。

传统单级运放往往难以同时满足高增益（>80dB）和宽带宽（>500MHz）的需求。通过采用PMOS输入套筒共源共栅作为第一级，配合NMOS共源第二级的组合结构，我们最终实现了82dB直流增益、650MHz单位增益带宽的性能指标。这个设计最精妙之处在于通过衬底偏置技术，在1.8V电源电压下仍能保持所有MOS管工作在饱和区。

2. 电路架构深度解析

2.1 核心拓扑选择依据

选择两级套筒共源共栅而非折叠式共源共栅（Folded Cascode），主要基于三点考量：

1. 噪声系数要求：在接收机第一混频器前级，需要NF<3dB，套筒结构比折叠式少一对电流镜，理论上噪声更低
2. 功耗约束：系统分配给该模块的功耗预算仅6mW，套筒结构电流复用效率更高
3. 版图面积：采用深N阱隔离的PMOS输入管，可避免额外增加隔离环，节省约15%面积

具体电路实现上，第一级采用PMOS差分对（W/L=50μm/0.18μm）搭配NMOS共源共栅管，第二级则是NMOS共源放大器。关键偏置电路使用带启动机制的宽摆幅电流镜，确保在PVT波动时所有管子始终处于饱和区。

2.2 频率补偿方案

为解决两级结构带来的稳定性问题，测试了三种补偿方案：

1. 传统密勒补偿：在第二级输入输出间加2pF电容，相位裕度仅45°
2. 前馈补偿：跨接在两级间的100fF电容，带宽提升但建立时间恶化
3. 混合补偿：1.5pF密勒电容并联10kΩ调零电阻，最终实现65°相位裕度

补偿电阻的取值通过以下公式计算：
Rz = 1/(2π×fz×Cc)
其中fz取单位增益带宽的1/3，即约200MHz，最终得到9.95kΩ，实际选用10kΩ多晶硅电阻。

3. 关键设计参数优化

3.1 输入管尺寸权衡

输入对管的尺寸选择需要平衡三个矛盾：

• 增大宽长比(W/L) → 降低1/f噪声，