1. 项目概述
在模拟集成电路设计中，低压差线性稳压器（LDO）是最基础也最关键的模块之一。这次我要分享的是一个工作电压为1.8V的LDO电路设计全过程，这个电压值在现代CMOS工艺中非常常见，适用于各种低功耗场景。
这个设计采用了Cadence设计工具链，从最初的规格定义到最终的版图实现，完整走完了整个设计流程。作为模拟电路工程师，LDO看似简单，但要做好却需要深厚的功底。一个优秀的LDO需要在负载瞬态响应、电源抑制比(PSRR)、噪声性能等多个指标间取得平衡，同时还要考虑工艺偏差和温度变化带来的影响。
2. 核心设计指标与架构选择
2.1 关键性能指标定义
在设计之初，我们首先明确了以下核心指标：
- 输入电压范围：2.0V-3.3V
- 输出电压：1.8V ±2%
- 最大输出电流：50mA
- 压差电压：<200mV @ 50mA
- 静态电流：<50μA
- PSRR：>60dB @ 1kHz
- 输出噪声：<100μV RMS (10Hz-100kHz)
这些指标决定了我们选择何种架构。对于1.8V输出的LDO，传统的PMOS调整管架构和NMOS调整管架构都是可行的选择。
2.2 架构选型分析
经过仔细权衡，我们选择了PMOS调整管架构，主要基于以下考虑：
-
压差电压：PMOS架构可以提供更低的压差，这对于电池供电应用尤为重要。我们的目标是200mV压差，这在PMOS架构下更容易实现。
-
稳定性：PMOS调整管的栅极由误差放大器直接驱动，不需要额外的电荷泵电路，简化了设计并提高了稳定性。
-
瞬态响应：虽然NMOS架构通常有更好的瞬态响应，但通过精心设计误差放大器和补偿网络，PMOS架构也能满足我们的瞬态响应要求。
3. 电路设计与仿真
3.1 误差放大器设计
误差放大器是LDO的核心，它决定了LDO的精度和动态性能。我们采用了两级运放结构：
第一级是差分输入对，采用NMOS管以提供较高的跨导。第二级是共源放大器，提供足够的增益。为了确保稳定性，我们采用了米勒补偿技术。
spice复制* 误差放大器核心电路示例
M1 3 1 0 0 nmos W=10u L=0.18u
M2 4 2 0 0 nmos W=10u L=0.18u
M3 3 3 vdd vdd pmos W=20u L=0.18u
M4 4 3 vdd vdd pmos W=20u L=0.18u
M5 5 4 vdd vdd pmos W=40u L=0.18u
Cc 4 5 2p
Rz 4 out 10k
3.2 调整管尺寸计算
调整管需要能够提供最大50mA的电流，同时保持较低的导通电阻以确保压差要求。根据工艺参数，我们计算了所需的宽长比：
code复制Ids = 0.5*μp*Cox*(W/L)*(Vgs-Vth)^2
假设μp=200 cm²/Vs, Cox=8.6fF/μm², Vgs-Vth=0.5V
W/L ≈ 5000/0.18
考虑到布局匹配和散热，我们最终选择了W=5000μm，L=0.18μm的PMOS管，并采用多指结构布局。
3.3 基准电压与反馈网络
我们使用了带隙基准电路产生1.2V的参考电压，然后通过电阻分压网络得到反馈电压：
code复制R1/(R1+R2) = Vref/Vout = 1.2/1.8 = 0.666...
选择R1=20kΩ, R2=10kΩ
为了降低噪声影响，我们在R2上并联了一个100pF的电容。
4. 稳定性分析与补偿
4.1 频率响应分析
LDO的稳定性是设计中最具挑战性的部分。我们通过AC分析观察开环增益和相位裕度：
- 主极点位于误差放大器的输出节点
- 次极点位于调整管的栅极
- 输出极点由于大负载电容而位于低频
我们采用了以下补偿技术：
- 米勒电容（Cc=2pF）
- 零点电阻（Rz=10kΩ）
- 输出端前馈电容（Cff=100pF）
4.2 瞬态响应优化
负载瞬态响应是LDO的关键指标。我们通过以下方法优化：
- 增加误差放大器的带宽
- 在调整管栅极添加一个小电容加速响应
- 优化补偿网络参数
仿真结果显示，在负载电流从0到50mA阶跃变化时，输出电压下冲小于50mV，恢复时间约5μs。
5. 版图设计与验证
5.1 匹配与对称布局
在版图设计中，我们特别注意了以下方面：
- 差分对管的严格匹配（共质心布局）
- 电流镜的匹配
- 电源线的足够宽度
- 调整管的多指布局和散热考虑
5.2 DRC与LVS验证
使用Cadence工具完成了：
- 设计规则检查（DRC）
- 版图与原理图一致性检查（LVS）
- 寄生参数提取（PEX）和后仿真
后仿真结果显示，考虑寄生效应后，PSRR下降了约3dB，但仍满足规格要求。
6. 实测结果与性能分析
流片后测试结果显示：
- 输出电压：1.796V（室温下）
- 压差电压：185mV @ 50mA
- 静态电流：42μA
- PSRR：62dB @ 1kHz
- 输出噪声：85μV RMS
与仿真结果相比，实测性能略有下降，但仍在规格范围内。最大的差异出现在高温环境下，输出电压漂移略大于预期，这主要是由于带隙基准的温度系数优化不足。
7. 设计经验与教训
通过这个项目，我总结了以下几点重要经验：
-
补偿网络设计：补偿电容的值需要仔细权衡。太小会导致相位裕度不足，太大会降低带宽影响瞬态响应。实际设计中需要通过多次迭代找到最佳值。
-
调整管布局：大尺寸的调整管会产生显著的寄生效应。采用分布式布局和多指结构可以有效降低寄生电阻和电容。
-
基准电压稳定性：带隙基准的设计需要特别关注温度系数。下次设计我会考虑采用曲率补偿技术来改善高温性能。
-
测试考虑：在实际测试中，探针和测试板的寄生参数会影响高频性能。在设计阶段就应该预留足够的性能余量。
这个1.8V LDO的设计过程让我对模拟电路设计的艺术有了更深的理解。看似简单的电路背后，是无数细节的精心把控和折中取舍。