1. 带隙基准电路设计概述
带隙基准电路(Bandgap Reference,BGR)是模拟集成电路中的核心模块,用于产生与温度、电源电压变化无关的稳定参考电压。传统BGR基于双极型晶体管的基极-发射极电压(VBE)与热电压(VT)的线性组合,但存在温度系数不够理想、电源抑制比(PSRR)有限等问题。本文将深入解析五种创新结构的带隙基准电路设计,涵盖曲率补偿、高PSRR、亚阈值工作、工艺特调以及双环嵌套等关键技术。
在0.18μm工艺节点下,这些结构各自解决了特定应用场景的痛点。例如物联网设备需要超低功耗,射频系统要求极低噪声,而工业级芯片则追求宽温度范围内的稳定性。每个电路都附带完整的仿真测试环境(testbench)和实测数据,可直接用于实际项目。
提示:带隙基准设计的核心矛盾在于温度系数、功耗、噪声和面积之间的权衡。不同结构的选择取决于目标应用的优先级。
2. 五种带隙基准结构详解
2.1 曲率补偿型BGR
传统BGR的温度特性呈抛物线形,主要因为VBE的非线性温度特性。图1所示结构通过在运放输入端插入PTAT(正比于绝对温度)电流补偿模块,显著改善了温度系数:
spice复制XOPAMP VREF VFB VSS OPAMP_2STAGE
R1 net1 VREF 18k
Q3 Q3C Q3B VSS pnp_18
关键设计点:
- 使用双极型晶体管Q3的VBE非线性对冲抛物线型温度曲线
- 补偿电流通过R1(18kΩ)注入运放输入端
- 测试时加入20mV运放失调进行蒙特卡洛分析
实测性能:
- 温度系数:9ppm/°C(-40°C~125°C)
- 相比普通结构降低60%温漂
- 输出电压:1.25V ±2%
布局要点:
- Q3与核心BJT必须保持热耦合
- 匹配电阻应采用中心对称布局
- 运放输入对管需严格匹配
2.2 高PSRR结构
电源抑制比(PSRR)是基准源的关键指标。图2所示创新结构在基准输出端级联LDO(低压差线性稳压器),显著提升电源噪声抑制能力:
spice复制MP_LDO VDD VGATE VOUT pmos_18 W=50u L=2u
Rdiv1 VOUT net2 50k
技术亮点:
- PMOS管MP_LDO构成源极跟随器
- 电阻分压网络提供反馈控制
- 栅压生成电路确保稳定偏置
测试数据:
- 3V→5V电源跳变时输出抖动<3mV
- 低频PSRR达到-78dB(1kHz)
- 1MHz三角波扰动下仍保持-45dB抑制
注意事项:
- LDO的相位裕度需>60°
- 分压电阻比例影响环路稳定性
- 建议在VDD端添加10pF去耦电容
2.3 亚阈值工作型BGR
针对物联网等超低功耗应用,图3结构采用MOS管工作在亚阈值区替代传统BJT:
spice复制M1 VBG net5 VSS nmos_18 W=10u L=5u
.model nmos_18 nmos level=54 Vth0=0.45
设计要点:
- 故意增大沟道长度(L=5μm)突破工艺限制
- VGS工作在0.3V附近(亚阈值区)
- 宽长比W/L=2确保工艺容差
实测表现:
- 1.2V输出时总功耗仅8μA
- 温度系数:25ppm/°C
- 启动时间:~200μs(需加速电路)
常见问题:
- 对金属密度敏感,需添加dummy metal
- 工艺角变化影响大(ff/ss偏差±15%)
- 建议配合数字修调使用
2.4 0.18μm工艺特调版
图4结构充分利用工艺特性,将温度系数公式直接写入网表:
spice复制R0 VREF VSS {R0_val}
.param R0_val = 18k * (1 + 0.003*(temp-25))
关键技术:
- 电阻温度系数公式来自工艺文档
- 流片后实测数据微调参数
- 二阶补偿在高温区效果显著
测试发现:
- 85°C时温漂比仿真低0.5ppm
- 批量生产一致性<1%
- 推荐用于工业温度范围(-40°C~150°C)
版图技巧:
- 电阻按中心梯度布局
- 增加温度传感器进行实时补偿
- 避免将敏感节点靠近功率器件
2.5 双环嵌套架构
图5所示双环结构通过交叉耦合实现超低噪声:
spice复制XA1 VCTRL1 VBGR1 OPAMP1
XA2 VBGR2 VCTRL2 OPAMP2
Ccross VCTRL1 VBGR2 10p
创新设计:
- 两套运放互锁形成负反馈
- 10pF交叉电容抑制高频噪声
- 独立偏置提高电源抑制
射频测试结果:
- 10GHz频段基底噪声降低6dB
- 1/f噪声转角频率移至10kHz
- 代价:面积增加3倍
应用建议:
- 适合RFIC、高速ADC等场景
- 需特别注意环路稳定性分析
- 建议采用深N阱隔离衬底噪声
3. 仿真与测试方法论
3.1 蒙特卡洛分析
完整的工艺角分析脚本示例:
spice复制set ::corners {tt ss ff}
foreach corner $corners {
alter@$corner
tran 1n 10u
}
关键步骤:
- 覆盖TT/SS/FF工艺角
- 加入器件失配(mismatch)
- 温度扫描从-40°C到125°C
- 生成三维性能曲面图
3.2 实测调试技巧
新手学习建议:
- 先调整R0观察电压变化(0.8V→1.3V)
- 用瞬态分析观察启动过程
- 重点关注温度系数拐点
流片经验:
- 匹配电阻必须同心圆布局
- 避免将电阻与功率器件相邻
- 亚阈值版本需要额外dummy metal
- 一次MPW流片验证了4个结构可用
4. 各结构对比与应用指南
| 结构类型 | 温度系数 | PSRR | 功耗 | 面积 | 最佳应用场景 |
|---|---|---|---|---|---|
| 曲率补偿 | 9ppm/°C | -60dB | 50μA | 1x | 精密ADC/DAC |
| 高PSRR | 15ppm/°C | -78dB | 80μA | 1.2x | 电源管理IC |
| 亚阈值 | 25ppm/°C | -50dB | 8μA | 0.8x | 物联网传感器 |
| 工艺特调 | 5ppm/°C | -65dB | 60μA | 1.1x | 汽车电子 |
| 双环嵌套 | 12ppm/°C | -70dB | 120μA | 3x | 射频/高速IC |
选型建议:
- 优先考虑最严苛的指标要求
- 功耗敏感型选亚阈值版本
- 高频应用必选双环结构
- 量产项目推荐工艺特调版
5. 版图设计与流片经验
5.1 匹配策略
- 电阻布局:采用中心对称的同心圆结构
- BJT阵列:叉指结构配合dummy器件
- 敏感走线:禁止跨域电源分割线
5.2 可靠性增强
- 添加ESD保护二极管
- 关键节点双重备份
- 预留修调熔丝
5.3 实测问题追踪
常见失效模式:
- 温漂超标:通常由布局失配引起
- 启动失败:检查偏置电路可靠性
- 噪声恶化:验证衬底接触质量
一个实际案例:某次流片因将R1/R2并排放置,导致温漂达到200ppm。改为同心圆布局后降至15ppm以内。这提醒我们:在带隙基准设计中,对称布局不是可选项而是必选项。