超低温漂带隙基准电路设计：原理、优化与实现

1. 超低温漂带隙基准电路设计概述

在模拟集成电路设计中，带隙基准电压源(Bandgap Reference)堪称整个系统的"定海神针"。它需要像老式机械表的游丝摆轮一样，在各种环境变化中保持稳定的节奏。我最近完成的一款超低温漂带隙设计，在传统结构基础上实现了三项关键突破：温度系数低至2.4ppm、电源抑制比高达90dB、工作电流仅14.47μA。这个性能组合在便携式医疗设备、高精度传感器等应用中具有显著优势。

设计难点解析：低温漂需要精确的温度补偿，高PSRR要求电源噪声隔离，低功耗则限制了偏置电流的选择空间，这三个指标本质上存在相互制约的关系。

2. 核心电路架构设计

2.1 基础带隙原理优化

传统Brokaw带隙结构通过双极型晶体管(BJT)的正负温度特性叠加，理论上可以实现零温度系数的基准电压。但在实际设计中，我们采用了改进型曲率补偿技术：

1. PTAT电流生成：使用两个不同面积比的BJT（通常取8:1），通过运放强制其VBE电压相等，产生与绝对温度成正比(PTAT)的ΔVBE电压。

   code复制ΔVBE = (kT/q) * ln(n)  // n为BJT面积比
   

2. CTAT电压补偿：BJT的VBE本身具有负温度系数(CTAT)，通过电阻网络将PTAT电压与CTAT电压按比例叠加：

   code复制Vref = VBE + K*ΔVBE
   

3. 高阶补偿：增加与温度平方成正比的补偿项，修正VBE的非线性特性。这是我们实现2.4ppm的关键，具体通过调节电阻比值R2/R3来实现：

   code复制R2/R3 = (η - α)/ln(n)  // η为BJT工艺参数，α为补偿系数
   

2.2 高PSRR实现方案

90dB的电源抑制比主要通过三级防护实现：

1. 预稳压结构：在电源入口处采用共源共栅(Cascode)电流镜，将电源纹波抑制提升约40dB
2. 运放PSRR增强：设计了两级运放，第一级增益>80dB，第二级采用推挽输出，在100Hz处PSRR达到75dB
3. 滤波网络：在基准输出端加入RC低通滤波，截止频率设置为10Hz，使用MOM电容避免PN结漏电

实测数据：在3.3V±10%电源波动下，输出变化<0.5μV/V，满足90dB抑制要求

3. 低功耗设计实现

3.1 亚阈值偏置技术

将核心运放的工作点设置在弱反型区(亚阈值区)，使MOS管跨导gm与电流Id达到最优比：

code复制gm/Id ≈ 1/(n*Vth)  // n约为1.5，Vth为热电压

通过这种技术，在保持足够增益带宽积(GBW>1MHz)的同时，将单级运放电流控制在3μA以内。

3.2 动态偏置控制

添加温度-电流自适应电路，当检测到环境温度变化时自动调整偏置：

这种设计使得在典型25℃环境下，总静态电流稳定在14.47μA。

4. Cadence仿真与调试

4.1 仿真环境配置

使用Cadence IC618搭建仿真平台，关键设置包括：

• 工艺库：TSMC 40nm LP
• 蒙特卡洛分析：跑500次工艺角
• 温度扫描：-40℃~125℃，步长10℃
• 噪声分析：0.1Hz~1MHz

code复制simulator lang=spectre
tempSweep start=-40 stop=125 step=10
montecarlo samples=500
noise start=0.1 stop=1M

4.2 典型调试问题

1. 启动失败：初始设计在低温下出现启动失败，通过添加启动电路解决：

   • 采用二极管连接的PMOS作为启动器件
   • 设置合理的W/L比(5u/0.5u)
   • 加入100kΩ泄放电阻

2. PSRR不达标：在1kHz处PSRR仅60dB，发现是运放相位裕度不足：

   • 增加密勒补偿电容从100fF→500fF
   • 调整电流镜比例从1:1→1:1.2
   • 最终相位裕度达到75°

5. 版图设计要点

5.1 匹配布局技巧

1. BJT阵列：采用中心对称的共质心布局，将8:1的BJT拆分为4×2阵列
2. 电阻匹配：关键电阻使用相同走向的蛇形布局，两端加哑元(Dummy)
3. 电流镜：所有电流镜MOS管采用交叉耦合finger结构

5.2 噪声隔离措施

1. 敏感模拟模块用Deep N-well隔离
2. 电源走线采用星型拓扑
3. 基准输出端增加Guard Ring

6. 实测性能验证

在-40℃、25℃、125℃三个温度点测试100颗样品：

功耗表现：在1.8V~3.6V供电范围内，电流变化<1μA，适合电池供电场景。

7. 设计文档与资源包

提供的完整设计包包含：

1. 技术文档：82页PDF，详细推导所有补偿方程
2. Cadence工程：包含原理图、版图、仿真脚本
3. 工艺库：TSMC 40nm LP完整PDK
4. 虚拟机镜像：预装Cadence IC618的Ubuntu 20.04系统

资源包总大小约15GB，建议使用七牛云存储进行分发，其分段上传功能适合大文件传输。

在实际流片验证中，该设计在工业级温度范围内表现稳定。一个值得注意的细节是：在版图中将补偿电阻靠近BJT放置，可以减少温度梯度影响，这是多次迭代后得到的经验。