1. 项目背景与核心需求
超声多普勒技术在医疗诊断、工业检测等领域有着广泛应用。传统基于软件解调的方法存在实时性差、处理延迟高等问题。这个项目通过FPGA硬件加速结合MATLAB算法验证，实现了对2MHz超声信号及其频移分量的高效解调。
我在医疗设备研发中多次遇到多普勒信号处理需求。软件方案虽然灵活，但面对高采样率信号时CPU负载常常突破80%。而纯硬件方案又缺乏算法迭代的便捷性。这个混合架构正好解决了这个痛点——FPGA负责实时信号生成与采集，MATLAB进行离线算法验证与参数优化。
2. 系统架构设计
2.1 整体信号链路
系统包含三个核心模块：
- 信号生成：通过FPGA的DDS IP核产生2MHz基频信号及(2MHz+Δf)的频移信号
- 混频处理：采用正交解调将射频信号下变频到基带
- 数据分析：通过JTAG将采集数据导入MATLAB进行频谱分析与流速计算
关键设计选择：采用正交解调而非普通包络检波，可保留多普勒频移的相位信息，这对双向流速检测至关重要。
2.2 FPGA选型考量
项目选用Xilinx Artix-7系列，主要基于：
- 内置DDS Compiler IP核（支持0.01Hz频率分辨率）
- 足够多的DSP Slice（需并行处理I/Q两路数据）
- 低成本JTAG调试方案（对比PCIe采集卡节省80%成本）
实测中，XC7A35T-1FTG256C可同时运行：
- 2路DDS（消耗240个Slice）
- 4个18x25乘法器（用于正交解调）
- 双通道12bit ADC接口（采样率50MSPS）
3. DDS信号生成实现
3.1 IP核参数配置
在Vivado中配置DDS Compiler时，关键参数如下：
tcl复制set_property -dict {
CONFIG.Parameter_Entry {System_Parameters}
CONFIG.DDS_Clock_Rate 100
CONFIG.Parameter_Ranges {Coarse_Adjustment_8bit}
CONFIG.Phase_Width 16
CONFIG.Output_Width 12
CONFIG.Has_Phase_Out false
} [get_ips dds_0]
频率调谐字计算公式：
code复制FTW = (f_out × 2^N) / f_clk
# 示例：2MHz输出 @100MHz时钟
FTW = (2e6 × 2^32)/100e6 = 85,899,345
3.2 多普勒频移模拟
通过AXI接口动态调整FTW实现频偏：
verilog复制// 产生+5kHz频偏
wire [31:0] doppler_offset = 85899345 + 214748;
always @(posedge axi_clk) begin
if (axi_awaddr == 'h10)
dds_ftw <= axi_wdata + doppler_offset;
end
实测发现：当频偏Δf超过采样率的1/10时，需要调整CIC滤波器的抽取因子以避免混叠。
4. 正交解调硬件实现
4.1 混频器设计
采用Xilinx的Mixer IP核实现下变频：
- 本振信号：2MHz正交对（sin/cos）
- 输入信号：超声回波（中心频率2MHz±Δf）
- 输出信号：I/Q两路基带信号
关键配置：
tcl复制set_property -dict {
CONFIG.Component_Name {mixer_0}
CONFIG.AWidth {12}
CONFIG.BWidth {12}
CONFIG.OutputWidth {24}
CONFIG.Latency {3}
} [get_ips mixer_0]
4.2 低通滤波优化
使用CIC+FIR两级滤波方案：
- CIC滤波器：抽取率32，抑制高频噪声
- 优点：无需乘法器，适合高采样率预处理
- 缺点：通带衰减需补偿
- FIR补偿滤波器：127阶，采用symmetric系数
- 用MATLAB FDA工具生成系数文件.coe
- 消耗17个DSP48E1单元
滤波后信号带宽计算：
code复制BW = 0.5 × fs / D = 0.5 × 50MHz / 32 ≈ 781kHz
5. MATLAB数据分析流程
5.1 数据导入与对齐
通过System Generator生成的HDL代码会自动添加帧头：
matlab复制raw = fread(fopen('iq.bin'), 'int16');
i_data = raw(1:2:end);
q_data = raw(2:2:end);
% 检测帧同步头0xABCD
sync_pos = find(i_data(1:1000)==hex2dec('ABCD'));
5.2 频移估计算法对比
测试三种频偏检测方法：
- FFT峰值检测：简单但分辨率低
matlab复制[~,idx] = max(abs(fft(i_data))); delta_f = (idx-1)*fs/N; - 相位差分法：精度高但抗噪差
matlab复制phi = unwrap(angle(hilbert(i_data))); delta_f = mean(diff(phi))/(2*pi*Ts); - 自适应滤波：计算量大但最稳健
matlab复制lms = dsp.LMSFilter('Length',32); [~,err] = lms(ones(N,1), i_data); delta_f = mean(abs(err));
实测结果对比（SNR=20dB时）：
| 方法 | 误差(Hz) | 执行时间(ms) |
|---|---|---|
| FFT | ±150 | 2.1 |
| 相位差分 | ±50 | 5.8 |
| LMS自适应 | ±20 | 38.2 |
6. 调试问题实录
6.1 频谱泄漏问题
初期FFT出现频谱扩散现象，通过：
- 增加汉宁窗处理
matlab复制win = hann(length(i_data)); spec = fft(i_data .* win); - 精确设置采样点数（2^N）
- 在FPGA端增加预滤波
6.2 正交失衡校正
发现I/Q幅度不平衡达1.2dB，解决方法：
- MATLAB校准算法：
matlab复制imbalance = mean(i_data.^2)/mean(q_data.^2); q_corrected = q_data * sqrt(imbalance); - 硬件上调整Mixer的系数对称性
6.3 时序约束违例
在100MHz时钟下出现setup违例，通过：
- 对多周期路径设置约束
tcl复制set_multicycle_path 2 -setup -to [get_pins mixer_0/dout*] - 对DDS输出添加寄存器缓冲
- 降低CIC滤波器的流水线级数
7. 性能优化技巧
-
DDS相位抖动改善：
- 在System Generator中启用"抖动注入"
- 相位累加器改用35bit（虽然IP核只支持32bit输出）
-
资源节省方案：
- 共用同一个DDS产生本振信号
- 将FIR系数量化为12bit（SNR仅下降2.1dB）
-
实时监测接口：
verilog复制// 通过UART发送频谱峰值 always @(posedge clk_50m) begin if (peak_detected) uart_tx <= {8'hAA, peak_freq[23:16], peak_freq[15:8]}; end
这个项目最让我意外的是FPGA的FFT IP核资源消耗——1024点FFT需要消耗近60%的DSP单元。后来改用Zoom-FFT算法，仅分析频偏附近的窄带频谱，资源占用直降80%。硬件设计就是这样，往往需要在算法精度和资源消耗之间找到最佳平衡点。