1. DCache对DMA读写+ADC+USART的影响解析
最近在调试一个嵌入式系统时，遇到了一个棘手的问题：当开启DCache后，DMA传输的数据与ADC采样结果出现了不一致，同时USART通信也出现了数据错乱。这个问题困扰了我整整一周，最终发现是DCache一致性机制导致的。今天就来详细剖析这个问题的本质和解决方案。
在STM32H7等高性能MCU中，DCache（数据缓存）能显著提升CPU访问内存的速度，但当DMA（直接内存访问）参与数据传输时，如果处理不当就会引发数据一致性问题。特别是在ADC采样+DMA传输+USART通信这种典型的数据采集传输场景中，DCache的介入会让问题更加复杂。
关键提示：当系统中同时存在CPU、DMA和硬件外设（如ADC、USART）对同一内存区域的访问时，必须特别注意缓存一致性问题。
1.1 问题现象还原
我遇到的具体情况是：
- 使用ADC多通道扫描模式+DMA循环采集
- DMA将数据存入SRAM中的缓冲区
- 主程序读取缓冲区数据进行处理
- 处理结果通过USART的DMA模式发送
当开启DCache后，出现了以下异常：
- ADC采样值偶尔出现跳变（实际输入信号稳定）
- USART发送的数据出现错位和乱码
- 通过调试器查看内存数据与程序读取的数据不一致
1.2 根本原因分析
问题的核心在于现代MCU的存储架构。以STM32H7为例，其内存架构如下：
| 组件 | 访问路径 | 缓存影响 |
|---|---|---|
| CPU | 通过Cache访问内存 | 受DCache直接影响 |
| DMA | 直接访问内存 | 绕过Cache |
| 外设 | 通过总线矩阵访问内存 | 通常绕过Cache |
当CPU读取被DMA更新过的内存区域时，如果该区域仍在DCache中有缓存，CPU会优先读取缓存中的旧数据，而非内存中的新数据。同理，CPU写入的数据可能暂时只存在于Cache中，未能及时更新到物理内存，导致DMA传输的是过时数据。
2. 缓存一致性解决方案
2.1 内存区域属性配置
最根本的解决方案是正确配置MPU（内存保护单元），将DMA缓冲区所在内存区域设置为Non-cacheable或Write-through模式。以STM32CubeMX配置为例：
- 在MPU配置界面新增Region
- 设置内存区域地址和大小（与DMA缓冲区对应）
- 内存属性选择：
- TEX=0b000, S=0, C=0, B=0 (Non-cacheable)
- 或 TEX=0b000, S=0, C=1, B=0 (Write-through)
c复制// 对应的代码配置示例
MPU_Region_InitTypeDef MPU_InitStruct = {0};
MPU_InitStruct.Enable = MPU_REGION_ENABLE;
MPU_InitStruct.BaseAddress = 0x30000000; // 示例地址
MPU_InitStruct.Size = MPU_REGION_SIZE_32KB;
MPU_InitStruct.AccessPermission = MPU_REGION_FULL_