FPGA混合编译：Verilog与VHDL协同设计实践-嵌云网-嵌入式AI开发资源站

FPGA混合编译：Verilog与VHDL协同设计实践

许风倾秋

1. 混合编译的工程价值与挑战

在FPGA和ASIC设计领域，Verilog和VHDL作为两大主流硬件描述语言长期并存。根据2022年行业调研数据，约67%的商业IP核采用Verilog发布，而欧洲军工和航空航天领域80%以上的遗留系统仍在使用VHDL。这种语言割裂催生了混合编译的刚性需求——当我们需要在Xilinx Zynq平台上集成一个VHDL编写的航空航天级加密模块，同时调用Verilog实现的DDR3控制器IP时，混合编译就成为必经之路。

混合编译的核心挑战来自三大维度：语法层面，VHDL的强类型检查与Verilog的宽松数据类型会产生隐式转换冲突；仿真层面，Modelsim等工具对两种语言的时序模型处理存在微妙差异；综合层面，Quartus和Vivado对混合代码的优化策略各不相同。我曾在一个毫米波雷达项目中，就遇到过VHDL的fixed_pkg与Verilog的$signed函数混用导致的位宽计算错误，最终通过封装接口转换层才解决。

2. 工具链的协同工作机制

2.1 主流工具支持矩阵

工具	Verilog编译引擎	VHDL编译引擎	混合调试支持
QuestaSim	vlog	vcom	需vopt链接
Vivado	xvlog	xvhdl	自动生成elaborate脚本
Quartus	quartus_map	quartus_vhdl	需要设置顶层语言

以Vivado 2023.1为例，其混合编译流程暗藏玄机：当检测到工程包含.v和.vhd文件时，工具会自动调用xvhdl --relax放宽对VHDL的类型检查，同时为Verilog添加-L vhdl库绑定参数。但实测发现，这种自动化处理在遇到SystemVerilog接口时可能失效，此时需要手动在tcl脚本中添加：

tcl复制set_property FILE_TYPE {VHDL 2008} [get_files *.vhd]
set_property FILE_TYPE {SystemVerilog} [get_files *.sv]

2.2 文件组织最佳实践

推荐采用分而治之的目录结构：

code复制project/
├── hdl/
│   ├── verilog/       # 存放.v文件 
│   │   └── axi_if.sv  # 接口定义优先用SV
│   └── vhdl/          # 存放.vhd文件
│       └── math_pkg.vhd # 算法实现
├── sim/               # 混合仿真脚本
│   └── run.do         # Modelsim脚本示例
└── syn/               # 综合约束
    └── constraints.xdc

关键技巧：在Vivado中，必须通过add_files -fileset sim_1分别添加两种语言文件，否则会出现诡异的文件类型识别错误。我曾因此浪费两天排查一个本不存在的语法错误。

3. 接口设计的黄金法则

3.1 端口映射标准化

对于模块互调，推荐采用"SV接口+VHDL实体"的折中方案。例如在Verilog侧定义：

systemverilog复制interface axi_stream_if #(parameter DWIDTH=32);
    logic [DWIDTH-1:0] tdata;
    logic tvalid, tready;
    modport master (output tdata, tvalid, input tready);
endinterface

对应VHDL侧需做适配层：

vhdl复制entity vhdl_wrapper is
    port (
        clk     : in std_logic;
        axi_if  : inout t_axi_stream_if  -- 自定义记录类型
    );
end entity;

architecture rtl of vhdl_wrapper is
    signal tdata_slv : std_logic_vector(31 downto 0);
begin
    -- 类型转换桥接
    tdata_slv <= to_stdlogicvector(axi_if.tdata); 
    axi_if.tready <= to_boolean(tready_sig);
end architecture;

3.2 数据类型转换秘籍

跨语言数据传输时，这些转换函数必须常备：

vhdl复制-- VHDL转换函数库
function to_stdlogic(v: bit) return std_logic is
begin
    return std_logic(v);
end function;

function to_boolean(s: std_logic) return boolean is
begin
    return s = '1';
end function;

对应Verilog侧则需注意：

用$signed()处理VHDL的signed类型
用{}拼接VHDL的std_logic_vector数组
避免直接使用VHDL枚举类型

4. 仿真调试的黑暗森林

4.1 混合波形查看技巧

在Modelsim中，默认波形窗口会混淆两种语言的信号显示方式。推荐使用以下命令优化：

tcl复制# 强制VHDL信号以二进制显示
config wave -signalnamewidth 1 -vhdl_time_precision 1ps
# 为Verilog信号添加颜色标记
set VerilogSignals [list "tb.uut.*"]
add wave -color yellow -noupdate $VerilogSignals

4.2 常见死锁场景

VHDL的wait与Verilog的@冲突：当VHDL进程使用wait until rising_edge(clk)而Verilog用@(posedge clk)时，可能出现相位偏移。解决方案是统一使用#5ns延迟对齐。
初始化顺序陷阱：VHDL的process begin会立即执行，而Verilog的initial块可能有延迟。安全做法是在顶层添加全局复位同步：

verilog复制initial begin
    $display("Verilog init at %t", $time);
    reset <= 1'b1;
    #100ns;
    reset <= 1'b0;
end

vhdl复制process
begin
    report "VHDL init at " & time'image(now);
    wait until reset = '0';
    -- 业务逻辑
end process;

5. 综合优化的魔鬼细节

5.1 约束文件的双语兼容

在XDC约束中引用VHDL模块时，必须注意层次分隔符差异：

tcl复制# 正确写法
set_property LOC RAMB36_X1Y2 [get_cells {/top/vhdl_module|ram_inst}]
# 错误写法（使用Verilog的.分隔符）
set_property LOC RAMB36_X1Y2 [get_cells top.vhdl_module.ram_inst]

5.2 资源推断的方言差异

同样的RAM描述，两种语言的综合结果可能不同。例如VHDL的：

vhdl复制type ram_type is array (0 to 1023) of std_logic_vector(31 downto 0);
signal ram : ram_type;
process(clk) begin
    if rising_edge(clk) then
        if we = '1' then
            ram(addr) <= din;
        end if;
        dout <= ram(addr);
    end if;
end process;

对应的Verilog版本：

verilog复制reg [31:0] ram [0:1023];
always @(posedge clk) begin
    if (we) ram[addr] <= din;
    dout <= ram[addr];
end

在Intel Cyclone 10LP上实测发现，VHDL版本会推断出MLAB内存，而Verilog版本更倾向于M9K块。这源于综合器对语言习惯用法的不同优化策略。

6. 版本控制下的协作规范

6.1 Git仓库管理要点

必须设置.gitattributes防止行尾转换：

code复制*.vhd text eol=lf
*.v text eol=lf
*.sv text eol=lf

推荐使用分语言提交策略：

bash复制# VHDL相关修改
git add *.vhd && git commit -m "vhdl: fix fifo overflow check"
# Verilog相关修改  
git add *.v && git commit -m "verilog: add axi clock converter"

6.2 持续集成配置

GitLab CI示例配置：

yaml复制stages:
  - lint
  - sim

verilog_lint:
  stage: lint
  script:
    - verilator --lint-only -Wall src/verilog/*.v

vhdl_lint:
  stage: lint  
  script:
    - ghdl -s src/vhdl/*.vhd

mixed_sim:
  stage: sim
  script:
    - vsim -c -do "vcom src/vhdl/*.vhd; vlog src/verilog/*.v; run -all"

在最后一个混合仿真案例中，我们发现当VHDL的assert失败时，Verilog的$error会同时触发，导致日志混乱。解决方案是在testbench顶层添加：

systemverilog复制initial begin
    $timeformat(-9, 2, " ns", 20);
    if ($test$plusargs("VHDL_ASSERT_OFF")) 
        $vhdl_assert_off();
end