在高速串行数据通信领域,抖动测量是评估信号完整性的核心技术指标。所谓抖动(Jitter),是指数字信号边沿相对于理想位置的时序偏差,这种微小的时序误差会直接影响系统的误码率(BER)性能。随着数据速率不断提升(从早期的1Gbps发展到现在的112Gbps甚至更高),抖动分析的重要性愈发凸显。
我使用Tektronix 80SJNB抖动分析软件已有五年多时间,它运行在8000系列采样示波器平台上,能够实现三大核心功能:
这些功能对于25Gbps及以上速率的SerDes接口调试至关重要。举个例子,在最近一个PCIe 5.0项目中,我们通过80SJNB发现系统BER劣化的主要根源是电源噪声引起的周期性抖动(PJ),而非最初怀疑的串扰问题,这个诊断结果直接指导了设计优化方向。
本次对比测试采用了四套测量系统,所有设备均通过10MHz参考时钟同步:
80SJNB系统:
竞品采样示波器(匿名为ETSS x):
实时示波器系统:
BERT系统:
测试信号源采用2.5Gb/s PRBS7码型,通过SMU200A矢量信号发生器注入可控的抖动和噪声。特别设计了RJ注入电路——使用10/90电阻功率合成器将高斯噪声叠加到时钟信号上,通过改变信噪比可实现0.3-6ps rms的RJ调节范围。
我们主要评估以下几个维度的性能:
提示:在对比不同系统时,需要特别注意它们的测量算法差异。例如,某些系统采用简化模型处理周期性抖动,而80SJNB和TDSJIT3使用直接频谱分解算法,这在处理复杂抖动成分时更具优势。
RJ作为高斯分布的抖动成分,其标准偏差(σ)决定了系统在低BER时的性能边界。测试中通过改变时钟信号幅度(3-15dBm)来调节RJ水平,各系统的测量结果呈现高度一致性:
| 注入RJ (ps rms) | 80SJNB测量值 | ETSS测量值 | TDSJIT3测量值 |
|---|---|---|---|
| 0.3 | 0.32 | 0.29 | 0.35 |
| 1.2 | 1.18 | 1.15 | 1.25 |
| 3.0 | 2.97 | 2.89 | 3.10 |
| 5.0 | 4.95 | 4.80 | 5.20 |
值得注意的是,当RJ<0.5ps时,各系统的本底噪声开始影响测量精度。此时80SJNB和ETSS由于采用采样示波器架构,其噪声性能优于实时示波器系统。
DDJ主要由传输通道的ISI(码间干扰)引起。我们通过改变FR4 PCB走线长度(6-46英寸)来产生不同程度的DDJ:

图:不同走线长度下的DDJ测量结果(单位:ps p-p)
所有系统在DDJ测量上表现优异,最大偏差不超过5%。这得益于DDJ主要反映信号的整体波形失真,对测量系统的算法复杂度要求相对较低。
PJ测量是最能体现系统算法差异的测试项。当注入10MHz正弦PJ时,发现一个有趣现象:
根本原因在于ETSS采用基于边缘的简化模型,而Tektronix的方案使用全波形频谱分析。这在实际项目中尤为重要——比如在分析PLL抖动特性时,大振幅的PJ成分很常见。
实际系统中的抖动往往是多种成分的混合。我们设计了三个测试场景:
在极端条件下,80SJNB展现出更好的稳定性。特别是在处理RJ与PJ混合的场景时,其分离算法能准确保持各成分的独立性,而ETSS系统会出现"串扰"——PJ的增大会导致其报告的DDJ值异常升高。
80SJNB最突出的能力是将信号损伤分解为水平(时间)和垂直(幅度)分量。这个特性在以下实验中得到验证:
当向信号中注入纯幅度噪声时:

图:80SJNB对随机噪声的水平/垂直分离
注入10MHz正弦幅度调制时:
这个特性对解决实际工程问题极具价值。最近在分析一个25G背板链路时,我们通过该功能快速定位到BER劣化的主因是电源纹波引起的垂直噪声(而非时钟抖动),节省了近两周的调试时间。
BER浴盆曲线是评估系统时序裕量的黄金标准。我们将80SJNB的外推结果与D3286 BERT的直接测量进行对比:

图:PRBS7信号在两种测量系统下的浴盆曲线差异
通过分析BERT的监控输出,发现其硬件限制(如带宽不足和脉冲响应振铃)会导致信号失真。这意味着在高ISI场景下,BERT可能并非理想的参考基准。
基于数百小时的实测经验,我总结出以下实用建议:
设备选型考量:
测量技巧:
结果解读注意事项:
在最近一次56G PAM4项目调试中,我们结合80SJNB的抖动分离功能和实时示波器的波形捕获能力,成功定位到一个罕见的抖动源——电源模块的开关噪声与时钟PLL的相互作用产生的混合调制抖动。这种多工具协同的工作模式,往往能解决单一设备无法处理的复杂问题。