嵌入式以太网硬件设计与LWIP协议栈实战指南

1. 以太网硬件设计基础与LWIP协议栈

在嵌入式系统开发中，以太网硬件设计是构建网络功能的基础环节。LWIP（Lightweight IP）作为一款轻量级的TCP/IP协议栈，特别适合资源受限的嵌入式环境。要让LWIP在目标硬件上稳定运行，首先需要正确设计以太网硬件电路。

以太网硬件设计主要包含以下几个核心组件：

• PHY芯片（物理层接口）
• MAC控制器（通常集成在MCU中）
• 网络变压器（Magnetics）
• RJ45连接器
• 外围电路（时钟、电源、复位等）

以常见的10/100M以太网设计为例，PHY芯片通过MII（Media Independent Interface）或RMII（Reduced Media Independent Interface）接口与MCU的MAC层通信。在设计时需要注意接口匹配，例如RMII需要50MHz时钟源，而MII需要25MHz时钟。

重要提示：PHY芯片的复位时序必须严格遵循数据手册要求，不正确的复位时间会导致链路协商失败。我曾遇到一个案例，复位时间比规格书要求短了5ms，导致产品在低温环境下链路不稳定。

2. PHY芯片选型与电路设计要点

2.1 主流PHY芯片对比

市场上常见的以太网PHY芯片包括：

• Microchip的LAN8720/LAN8742
• Texas Instruments的DP83848
• Realtek的RTL8201

这些芯片的主要参数对比如下：