1. 折叠式共源共栅放大器设计概述
作为一名模拟电路设计工程师,我最近完成了一个折叠式共源共栅(Folded Cascode)放大器的设计项目。这个结构在高速、高精度模拟电路中应用广泛,特别是在需要兼顾高增益和宽带宽的场景下。本文将详细分享我在SMIC 180nm和TSMC 180nm两种工艺节点上的设计经验,重点解析宽摆幅设计和压摆率优化的关键技术要点。
折叠式共源共栅放大器的核心优势在于它巧妙结合了共源级的高跨导和共栅级的高输出阻抗特性。在实际设计中,我使用Cadence Virtuoso平台完成了从电路设计到仿真的全流程工作。这个项目的主要挑战在于如何在保证足够增益(目标>90dB)的同时,实现10MHz以上的带宽和10V/μs量级的压摆率。
2. 电路结构与工作原理解析
2.1 基本拓扑结构分析
折叠式共源共栅放大器的典型结构如图1所示(注:此处应有电路图,实际设计中我使用的是Cadence中的schematic capture工具绘制)。与传统两级运放相比,这种结构的主要特点包括:
- 输入级采用共源放大器,提供主要的跨导增益
- 电流镜负载被"折叠"到电源轨,形成共栅结构
- 输出级通常采用AB类推挽结构提升驱动能力
在我的具体实现中,输入对管采用PMOS器件(W/L=10μm/0.18μm),主要考虑其较低的1/f噪声特性。折叠节点处的偏置电流设置为200μA,这个值经过多次仿真验证,能够在功耗和速度间取得良好平衡。
2.2 关键性能参数设计
2.2.1 直流增益优化
直流增益Av可表示为:
Av = gm1 × (ro2 || ro4) × gm6 × (ro6 || ro7)
其中:
- gm1:输入对管跨导
- ro2/ro4:折叠节点处MOS管的输出电阻
- gm6:输出级跨导
- ro6/ro7:输出级MOS管的输出电阻
通过合理选择器件尺寸和偏置条件,最终实现的直流增益达到92dB。这里有个重要技巧:在180nm工艺下,适当增大共栅管长度(我选用L=0.5μm)可以显著提升ro,但要注意这会牺牲带宽。
2.2.2 频率响应设计
主极点主要位于输出节点:
p1 = 1/[2π × Rout × CL]
其中CL是负载电容,在我的设计中设为2pF。通过米勒补偿技术,将次极点推到足够高的频率,保证相位裕度>60°。实际仿真显示单位增益带宽(GBW)达到15MHz,满足设计目标。
3. 宽摆幅设计实现
3.1 输入级设计考量
为了实现宽输入共模范围,我采用了以下设计策略:
- PMOS输入对:相比NMOS输入,可以提供更接近VDD的输入范围上限
- 动态偏置技术:根据输入共模电压自动调整尾电流源偏置
- 衬底效应补偿:在版图设计中采用独立的N-well连接
实测结果显示,输入共模范围达到0.5V~1.3V(在1.8V电源下),比常规结构扩展了约200mV。这里特别要注意的是,在低共模电压下,需要确保输入对管不会进入线性区。
3.2 输出级设计
输出级采用AB类推挽结构,关键设计参数:
- 静态偏置电流:50μA
- 最大输出电流:±5mA
- 输出摆幅:0.2V~1.6V
版图实现时特别注意了输出管的匹配和散热问题。在TSMC工艺下,输出级采用了叉指结构(finger layout)以改善匹配性。
4. 压摆率优化技术
4.1 理论分析
压摆率(SR)由下式决定:
SR = Icharge/CL
其中Icharge是可用于对CL充电的最大电流。在折叠式结构中,这主要受限于:
- 输入级尾电流
- 折叠节点的电流分配
- 输出级驱动能力
通过优化这些电流路径,最终实现了12V/μs的压摆率。
4.2 实际设计技巧
- 动态电流提升:在瞬态响应期间短暂增加偏置电流
- 非线性补偿:在转换期间引入适量的正反馈加速翻转
- 寄生参数控制:优化版图减小关键节点的寄生电容
在Cadence仿真中,我特别关注了从0.5V到1.5V阶跃响应的细节波形,确保没有出现振荡或过冲现象。
5. 工艺比较与版图实现
5.1 SMIC vs TSMC 180nm工艺对比
通过两种工艺的对比设计,发现以下关键差异:
| 参数 | SMIC 180nm | TSMC 180nm |
|---|---|---|
| 阈值电压(Vth) | 0.6V | 0.55V |
| 栅漏电容(Cgd) | 0.2pF | 0.18pF |
| 匹配性(σΔVth) | 5mV | 3mV |
TSMC工艺在速度和匹配性上略胜一筹,但SMIC工艺的器件模型在高温下表现更稳定。根据应用场景的不同,需要权衡选择。
5.2 版图设计要点
- 对称布局:输入对管采用共质心结构
- 电源隔离:数字和模拟电源严格分离
- 匹配考虑:电流镜器件保持相同的取向和环境
- 寄生控制:关键信号路径使用上层金属布线
在完成版图后,一定要进行寄生参数提取和后仿真。我的经验是,寄生效应可能使带宽降低20%以上,必须留足设计余量。
6. 设计验证与调试
6.1 测试方法
完整的验证流程包括:
- 直流工作点检查
- 交流小信号分析
- 瞬态大信号测试
- 蒙特卡洛分析
- 工艺角(Process Corner)验证
特别要注意的是,在FF(快快)和SS(慢慢)工艺角下,放大器的GBW可能相差30%以上。
6.2 常见问题与解决
在实际调试中遇到的主要问题及解决方法:
-
振荡问题:
- 增加米勒补偿电容
- 调整输出级偏置
- 检查电源去耦
-
增益不足:
- 增大共栅管长度
- 检查偏置电流是否准确
- 验证负载阻抗
-
压摆率不达标:
- 增加尾电流源
- 优化输出级尺寸
- 减小关键节点电容
7. 设计心得与进阶建议
经过这个项目,我总结了几个特别有价值的经验:
-
仿真设置技巧:在AC分析前,务必先确认直流工作点正确;瞬态仿真时,步长设置要合理,通常取信号周期的1/100以下。
-
参数扫描方法:使用Cadence的参数分析工具,系统地扫描关键尺寸和偏置条件,可以快速找到最优设计点。
-
版图与原理图协同:在早期阶段就要考虑版图实现的可行性,避免后期出现无法布线的尴尬情况。
对于想要深入模拟电路设计的朋友,我建议从以下几个方面继续探索:
- 噪声优化:研究1/f噪声和热噪声的抑制技术
- 低压设计:学习在1V甚至更低电源电压下的设计方法
- 先进工艺:尝试在更小节点(如28nm)下的设计挑战
模拟电路设计是一门需要理论结合实践的技艺,只有通过不断的项目积累,才能真正掌握其中的精髓。这个折叠式共源共栅放大器的设计过程,让我对模拟IC设计的艺术有了更深的理解。
