1. 项目概述
最近在调试极海APM32F107V6开发板的以太网功能,搭配DP83848CVV PHY芯片实现了一个完整的TCP/IP通信方案。这个项目的主要目标是:
- 实现开发板通过网口连接互联网
- 基于lwIP协议栈建立TCP客户端
- 完成与PC端的双向通信测试
选择这套方案主要考虑几个因素:
- APM32F107内置以太网MAC控制器,外接PHY即可组网
- DP83848CVV支持RMII接口,节省IO资源
- lwIP协议栈在嵌入式领域应用广泛,资料丰富
2. 硬件设计解析
2.1 核心芯片选型
APM32F107V6作为主控芯片,其内置的以太网MAC控制器是整个方案的基础。这款Cortex-M3内核的MCU主频72MHz,内置256KB Flash和64KB SRAM,完全满足运行lwIP协议栈的需求。
DP83848CVV作为物理层收发器,负责将MAC的数字信号转换为网络模拟信号。选择这款PHY芯片主要基于以下考虑:
- 支持10/100M自适应
- 提供RMII接口模式(仅需6根信号线)
- 工业级温度范围(-40℃~85℃)
- 成熟的市场应用验证
2.2 接口电路设计
开发板采用RMII接口连接MCU和PHY,具体引脚配置如下:
| 信号名称 | MCU引脚 | PHY引脚 | 功能说明 |
|---|---|---|---|
| REF_CLK | PA1 | XI | 50MHz参考时钟 |
| TXD0 | PB12 | TXD0 | 发送数据位0 |
| TXD1 | PB13 | TXD1 | 发送数据位1 |
| TX_EN | PB11 | TX_EN | 发送使能 |
| RXD0 | PC4 | RXD0 | 接收数据位0 |
| RXD1 | PC5 | RXD1 | 接收数据位1 |
| CRS_DV | PA7 | CRS_DV | 载波侦听/数据有效 |
注意:REF_CLK可以由PHY或MCU提供,本方案采用PHY提供时钟的模式,需要在硬件设计时确保时钟信号质量。
