1. 两种ADC架构的基本原理剖析
在数据采集系统的设计中,模数转换器(ADC)的选择往往决定了整个系统的性能上限。SAR(逐次逼近型)和Σ-Δ(Sigma-Delta)作为两种主流的ADC架构,各自有着截然不同的工作原理和适用场景。
1.1 SAR ADC的工作机制
SAR ADC的核心在于其"二分搜索"式的转换逻辑。当启动信号触发后,内部DAC会先输出中间量程电压(假设为Vref/2),与输入信号进行比较。根据比较结果,逐次逼近寄存器(SAR)会调整DAC输出,通过N次比较最终锁定输入电压值。这个过程就像用天平称重时,先用大砝码试探,再逐步添加小砝码逼近真实重量。
典型16位SAR ADC的时序表现为:
- 采样阶段(1-2个时钟周期):内部采样保持电路捕获输入信号
- 转换阶段(16个时钟周期):每位逐次比较
- 数据输出阶段(1-2个时钟周期)
这种架构的优势在于转换时间可预测,且与分辨率呈线性关系。例如TI的ADS8881在3MSPS速率时,每个转换周期严格消耗16个时钟周期(5.33MHz时钟)。
1.2 Σ-Δ ADC的噪声整形奥秘
Σ-Δ ADC采用过采样和噪声整形技术实现高精度。其核心由积分器、比较器和1-bit DAC构成反馈环路。输入信号与DAC输出的差值被不断积分,比较器以远高于奈奎斯特频率的速率(通常64-256倍)输出比特流,后续数字滤波器将其转换为高分辨率数据。
以ADI的AD7177-2为例:
- 调制器工作在2.5MHz
- 输出数据率可低至5SPS
- 通过Sinc5+Sinc1滤波器组合实现24位有效分辨率
这种架构的魔法在于将量化噪声"推"到高频区域,再通过数字滤波器消除。就像打扫房间时,先把所有灰尘集中到角落,再一次性清理。
2. 关键性能参数对比实测
2.1 分辨率与精度的本质差异
虽然两者都能达到24bit分辨率,但实现方式截然不同:
- SAR ADC的ENOB(有效位数)主要受限于:
- 内部DAC的线性度
- 比较器噪声
- 参考电压稳定性
- Σ-Δ ADC的ENOB则取决于:
- 调制器阶数(通常2-5阶)
- 过采样率(OSR)
- 数字滤波器类型
实测数据显示:
| 参数 | SAR(ADS8881) | Σ-Δ(AD7177-2) |
|---|---|---|
| 分辨率 | 18bit | 24bit |
| INL | ±2.5LSB | ±3ppm |
| 转换延迟 | 550ns | 200ms |
| 功耗(3.3V) | 15mW | 5mW |
2.2 动态性能的频谱表现
使用信号分析仪观察1kHz正弦波输入时的输出频谱:
- SAR ADC呈现均匀的本底噪声,SFDR(无杂散动态范围)约100dB
- Σ-Δ ADC在低频段噪声极低,但高频段出现明显的噪声整形特征
重要提示:Σ-Δ ADC的高分辨率只在低频有效。对于10kHz以上信号,ADS1263的ENOB会从24bit急剧下降到16bit
3. 工程选型决策树
3.1 何时选择SAR架构
以下场景优先考虑SAR ADC:
- 需要瞬时响应的控制系统(如电机驱动)
- 多通道交替采样系统(配合多路复用器)
- 电池供电的间歇工作设备(利用其快速唤醒特性)
- 高频信号采集(>1MHz信号带宽)
典型应用案例:
- 无人机电调电流检测(需要<1μs的延迟)
- 医疗ECG多导联同步采样(16通道交替采样)
3.2 Σ-Δ的绝对优势领域
这些场景必须使用Σ-Δ ADC:
- 直流或超低频高精度测量(称重传感器、温度检测)
- 需要自适应量程的应用(如色谱分析)
- 强电磁干扰环境(依靠其固有的抗混叠特性)
- 直接传感器接口(内置PGA和激励源)
实际工程教训:
某工业称重项目最初选用ADS1248(24bit Σ-Δ),后发现50Hz工频干扰严重。最终方案:
- 设置输出数据率为50Hz整数倍(如100Hz)
- 启用芯片内置的sinc3滤波器
- 配合外部RC滤波(截止频率30Hz)
实现80dB以上的工频抑制
4. 混合架构的新趋势
现代ADC开始融合两种技术的优势:
- TI的ADS127L11实现"SAR式"的Σ-Δ ADC
- 1MSPS输出速率
- 21bit ENOB
- 内置硬件平均滤波器
- ADI的AD4020采用"异步采样"技术
- 保留SAR的快速响应特性
- 集成Σ-Δ级的低噪声特性
实测对比传统架构:
| 测试项 | 传统SAR | 传统Σ-Δ | 混合型 |
|---|---|---|---|
| 建立时间 | 优 | 差 | 良 |
| 50Hz抑制 | 差 | 优 | 优 |
| 功耗 | 中 | 低 | 中 |
5. 硬件设计黄金法则
5.1 SAR ADC的布局禁忌
- 参考电压引脚必须采用π型滤波:
- 10μF钽电容+0.1μF陶瓷电容组合
- 布局距离芯片<5mm
- 采样保持电容的充电回路要短:
- 使用0402封装的33Ω串联电阻
- 避免使用过孔连接输入信号
- 特别注意时钟抖动:
- 100MSPS采样时,抖动需<1ps RMS
- 建议使用LVDS时钟传输
5.2 Σ-Δ ADC的接地艺术
- 必须采用"星型接地":
- 模拟地、数字地在芯片下方单点连接
- 禁止地平面分割造成回流路径断裂
- 基准电压需要特殊处理:
- 使用LTZ1000等超稳定基准源时
- 需要铜块进行热隔离
- 数字接口隔离:
- 即使SPI速率仅1MHz
- 也建议使用ADuM1411进行隔离
某气象站项目曾因接地问题导致数据跳变:
- 错误方案:混合接地平面
- 现象:温度变化时出现±5LSB跳变
- 解决方案:
- 重新设计4层板
- 单独划分模拟地层
- 基准源增加恒温槽
最终将漂移控制在0.1LSB/℃以内
6. 软件优化实战技巧
6.1 SAR ADC的时序优化
通过STM32H743的ADC时钟配置示例:
c复制// 确保采样时间与源阻抗匹配
hadc.Init.SamplingTime = ADC_SAMPLETIME_64CYCLES;
// 对于1kΩ源阻抗:
// 采样时间 ≥ (Rs + Rin) × Cin × ln(2^N)
// ≈ 50×10^3 × 5pF × ln(65536) ≈ 5.3μs
// 启用硬件过采样提升ENOB
hadc.Init.OversamplingMode = ENABLE;
hadc.Init.Oversampling.Ratio = 256;
hadc.Init.Oversampling.RightBitShift = 8;
此配置可将16位ADC的ENOB从14.5bit提升至15.3bit
6.2 Σ-Δ ADC的数字滤波魔法
针对ADS131M08的滤波器配置策略:
- 选择sinc3滤波器时:
- 群延迟 = 3/(2×ODR)
- 对于50Hz ODR,延迟达30ms
- 使用FIR滤波器需注意:
- 每个抽头消耗约0.5μA电流
- 50Hz陷波会引入相位畸变
优化案例:
python复制# 使用Python实现动态滤波器切换
def adaptive_filter(odr):
if odr > 1000: # 快速模式
return {"type":"sinc1", "osr":32}
else: # 高精度模式
return {"type":"sinc3+sinc1", "notch":50}
7. 故障排查手册
7.1 SAR ADC典型故障树
现象:转换结果出现周期性波动
可能原因:
- 电源耦合噪声
- 检查AVDD纹波(应<10mVpp)
- 在1MHz处常见开关电源噪声
- 参考电压不稳定
- 测试REFIN引脚波形
- 注意负载瞬态响应
- 采样时钟抖动
- 使用示波器测量时钟边沿
- 建议换用晶体振荡器
7.2 Σ-Δ ADC的"死区"问题
当输入电压接近满量程时,某些Σ-Δ ADC会出现非线性:
- 根本原因:积分器饱和
- 解决方案:
- 降低PGA增益(如从128倍降至64倍)
- 启用内置的前置衰减器
- 软件补偿:记录饱和区间并剔除
某电子秤案例:
- 现象:95%量程以上称重不准
- 诊断:ADS1235的PGA进入非线性区
- 修复:
c复制// 动态调整PGA
if (raw > 0x7FFFF0) {
set_pga_gain(64);
recalibrate();
}
8. 前沿技术演进观察
8.1 SAR架构的突破
- 时间交织技术(TI-SAR):
- 如ADI的AD9213系列
- 8路SAR并行工作
- 实现10GSPS超高速采样
- 基于FinFET的电荷再分配:
- 解决传统CMOS工艺的漏电问题
- 使16bit SAR功耗降至500μW
8.2 Σ-Δ的技术革新
- 连续时间Σ-Δ(CTSD):
- 取消传统开关电容积分器
- 抗混叠性能提升40dB
- 代表型号:MAX11270
- 数字辅助校准:
- 后台自动校正增益误差
- 温度漂移补偿至0.1ppm/℃
在最新发布的AD4134中,我们看到:
- 采用28nm CMOS工艺
- 集成机器学习加速器
- 可实时识别有效信号频段
- 动态调整噪声整形曲线
这种智能ADC将转换效率提升3倍