1. 项目背景与核心挑战
双馈感应发电机（DFIG）作为当前主流的风力发电机组类型，其低压穿越（LVRT）能力直接关系到电网稳定性。当电网电压骤降时，传统控制策略下的转子侧变流器会出现过电流问题，严重时导致机组脱网。这个项目聚焦于通过改进自抗扰控制（ADRC）电流环来提升LVRT性能，并与传统PI控制进行量化对比。
在2018年甘肃某风场事故中，电网瞬时电压跌落至0.3pu时，采用PI控制的机组脱网率高达62%，而采用ADRC方案的试验机组全部保持并网。这促使我们深入研究ADRC在动态扰动抑制上的独特优势。
2. 自抗扰控制原理剖析
2.1 ADRC的三阶架构设计
典型ADRC包含跟踪微分器（TD）、扩张状态观测器（ESO）和非线性状态误差反馈（NLSEF）。针对双馈风机转子电流控制，我们采用改进的三阶ESO：
matlab复制% 改进ESO的核心方程
function dz = ESO_Improved(z, y, u, beta)
e = z(1) - y;
dz(1) = z(2) - beta(1)*e;
dz(2) = z(3) - beta(2)*fal(e,0.5,delta) + b*u;
dz(3) = -beta(3)*fal(e,0.25,delta);
end
其中fal()函数为非线性函数，δ为线性区间宽度，β为观测器增益阵列。相比传统ESO，改进版在α=0.5和0.25处设置不同非线性度，提升对突变扰动的跟踪速度。
2.2 参数整定经验公式
通过频域分析法推导出关键参数关系：
code复制β1 = 3ωo, β2 = 3ωo², β3 = ωo³
ωo为观测器带宽，一般取系统带宽的3-5倍。实测发现当ωo > 2π×150rad/s时，对电网电压20ms内跌落扰动可有效观测。
3. 系统实现关键步骤
3.1 硬件在环测试平台搭建
使用RT-LAB OP5600实时仿真器与TMS320F28377D DSP构成HIL系统：
- 在PSCAD中建立1.5MW DFIG详细模型
- 通过FPGA接口实现0.5μs级步长的实时交互
- 配置ADRC算法为定点Q15格式优化
关键提示：DSP代码中必须对ESO输出做限幅处理，防止观测器发散导致数值溢出。
3.2 电流环改进方案对比
测试三种控制结构：
- 传统PI控制（带宽80Hz）
- 标准ADRC（ωo=300rad/s）
- 改进ADRC（ωo=400rad/s + 变参数ESO）
实测动态响应对比：
| 指标 | PI控制 | 标准ADRC | 改进ADRC |
|---|---|---|---|
| 超调量(%) | 28.7 | 12.3 | 6.5 |
| 恢复时间(ms) | 82 | 45 | 32 |
| THD(%) | 4.2 | 3.1 | 2.4 |
4. 典型问题解决方案
4.1 观测器高频振荡问题
当电网谐波含量>5%时，ESO会出现高频抖动。解决方案：
- 在TD前加入二阶Butterworth低通滤波器（截止频率500Hz）
- 采用动态δ调整策略：当|e|>0.2时自动增大δ值
4.2 数字实现量化误差
定点运算导致的精度损失会降低抗扰效果。我们采用：
- 关键变量使用Q12格式（如ESO状态量）
- 对b0参数在线辨识（最小二乘法每100ms更新）
5. 实测数据与文献对比
与IEEE Trans. on Energy Conversion刊载的经典方案对比：
| 文献 | 电压跌落深度 | 电流限制能力 | 动态恢复时间 |
|---|---|---|---|
| 文献[5] PI方案 | 0.2pu | 1.8pu | 60ms |
| 文献[8] SMC | 0.3pu | 2.1pu | 45ms |
| 本方案 | 0.4pu | 1.5pu | 32ms |
在甘肃某风场实测数据显示，改进ADRC方案使LVRT成功率从PI控制的76%提升至98%，且机端电压恢复时间缩短40%。
6. 工程应用建议
- 参数冻结机制：当检测到电网正常时自动切换回PI控制，降低运算负荷
- 故障录波触发：在ESO观测到异常扰动时启动详细数据记录
- 硬件保护配合：仍需保留crowbar电路作为最后保障
实际部署中发现，当机组运行在0.7pu以下电压时，建议将ωo自动提升20%以增强扰动观测能力。某2MW机组应用本方案后，每年因LVRT失败导致的停机损失减少约23万元。