1. 带隙基准与LDO:模拟电路设计的黄金组合
在模拟电路设计中,电压基准和稳压电路就像人体的神经系统和血液循环系统——一个提供精确的参考信号,另一个确保能量稳定输送。带隙基准(Bandgap)和低压差稳压器(LDO)这对组合,几乎存在于所有需要精密电源管理的芯片中,从手机处理器到医疗设备都能看到它们的身影。
我设计过的第一款Bandgap电路输出波动高达50mV,经过三个月的调试才明白温度补偿的精髓。而第一次接触LDO时,因为没考虑负载瞬态响应,芯片在demo时直接冒烟的经历至今记忆犹新。本文将分享这些年来在Bandgap和LDO设计上积累的实战经验,包括电路原理、设计要点和那些教科书不会告诉你的"坑点"。
2. 带隙基准电路深度解析
2.1 温度补偿的核心机制
带隙基准之所以能在-40℃到125℃范围内保持稳定,关键在于巧妙利用了半导体物理的两种相反温度特性:
- PN结正向压降(VBE):具有约-2mV/℃的负温度系数
- 热电压(UT=kT/q):具有约+0.085mV/℃的正温度系数
通过精心设计的电路,将这两个电压按适当比例叠加,就能得到近乎零温度系数的基准电压。典型的Brokaw带隙核心电路如下图所示:
code复制 VCC
|
R1
|
Q1 Q2
|-----| |-----|
| | | |
|-----| |-----|
| |
R2 R3
| |
VPTAT VBE
这里Q1和Q2通常设计为8:1的发射区面积比,R2/R3的比值决定了温度补偿效果。根据我的经验,这个比例在9.5左右时温漂最小,但具体值需要根据工艺角进行微调。
2.2 关键参数设计要点
在设计Bandgap时,以下几个参数需要特别注意:
-
启动电路:约30%的Bandgap失效是由于启动电路设计不当。建议采用二级启动机制,第一级用简单的RC延时,第二级用电流比较器确保完全启动。
-
运放设计:运放的增益需要大于60dB才能保证足够的PSRR。我在28nm工艺下测试发现,当增益低于55dB时,电源噪声会直接耦合到输出端。
-
电阻匹配:温度系数匹配比绝对值精度更重要。有一次量产出现问题,就是因为忽略了poly电阻的梯度效应,导致不同位置的电阻温度特性不一致。
2.3 版图设计经验
Bandgap的版图直接影响性能,这里分享几个关键技巧:
- 器件布局:将核心BJT器件放在芯片中心位置,采用共质心布局抵消梯度效应
- 走线策略:基准电压线必须采用屏蔽走线,最好上下层都用金属层包裹
- 保护环:用N-well和P+ guard ring双重隔离衬底噪声
- 去耦电容:在电源和地之间放置多个分散的MOM电容,而非单个大电容
曾经有个项目因为忽略了保护环设计,测试时发现基准电压有10mV的工频干扰,不得不重新流片。
3. LDO设计实战指南
3.1 基本架构与工作原理
LDO的核心是一个负反馈系统,典型结构包含:
- 误差放大器
- 功率管(PMOS或NMOS)
- 反馈电阻网络
- 频率补偿网络
其传递函数可以简化为:
code复制Vout = Vref * (1 + R1/R2)
其中Vref通常来自Bandgap的输出。LDO的性能主要取决于以下几个指标:
- 压差电压(Dropout Voltage)
- 负载调整率(Load Regulation)
- 线性调整率(Line Regulation)
- 电源抑制比(PSRR)
- 瞬态响应时间
3.2 误差放大器设计要点
误差放大器是LDO的"大脑",设计时需特别注意:
- 增益带宽积(GBW):至少要比LDO的unity gain频率高10倍
- 相位裕度:建议保持在60度以上,可通过米勒补偿实现
- 输入对管匹配:Vos要控制在1mV以内,否则会影响输出电压精度
这里给出一个折叠式共源共栅运放的设计实例:
code复制* 折叠式共源共栅运放
M1 2 1 3 3 NMOS W=10u L=0.5u
M2 4 1 5 5 NMOS W=10u L=0.5u
M3 2 6 7 7 PMOS W=20u L=0.5u
M4 4 6 7 7 PMOS W=20u L=0.5u
M5 3 8 0 0 NMOS W=5u L=0.5u
M6 5 8 0 0 NMOS W=5u L=0.5u
M7 7 9 VDD VDD PMOS W=40u L=0.5u
3.3 功率管选择与散热考虑
功率管的选择直接影响LDO的效率:
-
PMOS vs NMOS:
- PMOS:更容易实现低压差,但尺寸较大
- NMOS:需要电荷泵驱动,但导通电阻小
-
散热设计:
- 计算最大功耗:Pmax = (Vin-Vout)*Iout
- 确保结温不超过125℃:RθJA要足够小
- 多指状布局优于单一大尺寸晶体管
在5V转3.3V/500mA的设计中,我曾因为没考虑封装热阻,导致芯片在高温环境下提前进入热关断。
4. Bandgap与LDO的协同设计
4.1 系统级考量
当Bandgap为LDO提供基准时,需要考虑:
- 噪声耦合:Bandgap的噪声会直接反映在LDO输出
- 启动顺序:确保Bandgap完全稳定后LDO才开始工作
- 电源抑制:两级电路的PSRR要叠加考虑
建议采用以下设计策略:
- 在Bandgap输出端增加RC滤波(如10kΩ+100pF)
- 设计启动时序控制电路
- 使用独立的电源走线
4.2 版图协同优化
联合设计时的版图技巧:
- 电源分配:采用星型拓扑而非菊花链
- 地线设计:模拟地和数字地分开,单点连接
- 隔离策略:深N阱隔离敏感模拟模块
曾经有个项目因为Bandgap和LDO共用电源线,导致输出出现50mV的开关噪声,后来改用以下布局才解决问题:
code复制[电源焊盘]
|
|---[Bandgap]---[RC滤波]---[LDO]
|
[去耦电容]
4.3 测试与调试技巧
联合调试时的实用方法:
- 温漂测试:从-40℃到125℃分10个温度点测试
- 负载瞬态测试:用电子负载进行0-100%阶跃变化
- PSRR测试:在电源端注入100Hz-10MHz的干扰信号
推荐使用Python自动化测试脚本:
python复制import pyvisa
from tqdm import tqdm
def test_ldo(voltage_range, load_current):
rm = pyvisa.ResourceManager()
scope = rm.open_resource('USB0::0x1234::INSTR')
supply = rm.open_resource('GPIB0::12::INSTR')
results = []
for vin in tqdm(voltage_range):
supply.write(f"VOLT {vin}")
for iout in load_current:
supply.write(f"CURR {iout}")
vout = float(scope.query("MEAS:VAVG?"))
results.append((vin, iout, vout))
return results
5. 常见问题与解决方案
5.1 Bandgap振荡问题
现象:输出出现周期性波动
可能原因:
- 运放相位裕度不足
- 补偿电容值不当
- 版图寄生参数过大
解决方案:
- 增加米勒补偿电容
- 减小运放输出阻抗
- 重新优化敏感节点走线
5.2 LDO负载瞬态响应差
现象:负载突变时输出电压过冲大
可能原因:
- 误差放大器带宽不足
- 功率管尺寸过小
- 补偿网络设计不当
解决方案:
- 增加误差放大器尾电流
- 采用自适应偏置技术
- 优化补偿电容位置
5.3 电源抑制比不达标
现象:电源噪声直接耦合到输出
可能原因:
- Bandgap PSRR不足
- LDO前馈路径存在漏洞
- 去耦电容不够
解决方案:
- 增加Bandgap的cascode结构
- 在LDO误差放大器前增加RC滤波
- 采用分布式去耦电容布局
6. 进阶设计技巧
6.1 超低压Bandgap设计
当电源电压低于1V时,传统Bandgap难以工作。可采用:
- 亚阈值设计:利用MOS管亚阈值特性
- 电压倍增技术:通过电荷泵产生内部高电压
- 时间域实现:将电压基准转换为时间基准
例如,这种亚阈值Bandgap核心电路:
code复制M1 1 2 3 0 NMOS L=0.5u W=2u
M2 4 2 5 0 NMOS L=0.5u W=20u
R1 1 0 100k
R2 4 0 10k
6.2 数字辅助校准技术
为提高精度,可以采用:
- 修调技术:激光修调或eFuse修调
- 后台校准:通过ADC检测并动态调整
- 机器学习优化:自动寻找最佳工作点
一个简单的电阻修调网络示例:
code复制Rmain 1 2 9k
Rtrim1 2 3 500 // 可熔断
Rtrim2 2 4 250 // 可熔断
Rtrim3 2 5 125 // 可熔断
6.3 新型架构探索
前沿设计方向包括:
- 全差分Bandgap:更好的噪声抑制
- 电流模LDO:更快的瞬态响应
- 混合信号控制:结合数字控制的灵活性
例如这种电流模LDO的核心思想:
code复制Vref ---> Gm ---> V-I ---> Power MOS
^
|
Iload sensing
经过多个项目的实践验证,我发现模拟电路设计既需要严谨的理论计算,又离不开丰富的经验积累。特别是在深亚微米工艺下,寄生效应常常成为影响性能的关键因素。建议新手设计师从经典架构入手,逐步理解每个晶体管的作用,再尝试创新设计。记住,好的模拟设计往往是在各种约束条件下找到的最佳平衡点。