射频电路电源设计：LDO与DCDC选型指南

1. 射频链路电源设计的关键考量

在射频电路设计中，电源方案的选择往往被新手工程师忽视，但实际上它对系统性能的影响可能比器件选型本身更为关键。我从事射频系统设计已有八年，见过太多因为电源处理不当导致的性能劣化案例——从微弱的GPS信号接收失败到昂贵的测试仪器相位噪声超标。

射频链路对电源噪声的敏感程度，主要取决于三个核心因素：信号幅度大小、电路功能定位以及系统噪声预算。当处理纳伏级别的接收信号时，电源上的毫伏级纹波就足以淹没有效信号；而在大功率发射端，同样的电源噪声可能完全不会影响系统指标。

2. 必须使用LDO供电的关键场景

2.1 低噪声放大器(LNA)的电源设计

作为接收链路的第一级，LNA的噪声系数直接决定了整个系统的灵敏度极限。我曾测量过一个2.4GHz LNA的实测数据：当使用普通DCDC供电时，系统噪声系数从1.2dB恶化到3.5dB，这相当于接收灵敏度下降了近40%。

关键参数要求：

• 输出噪声密度：<3μV/√Hz @100kHz-1MHz
• PSRR：>70dB @1MHz
• 推荐器件：TPS7A94（0.8μVrms）、LT3045（0.8μVrms）

实际工程经验：在为某卫星通信终端设计LNA电源时，我们在LT3045后级又增加了三级LC滤波，最终实测相位噪声改善达6dB。这种极端情况下，甚至需要考虑使用电池直接供电方案。

2.2 频率合成器的电源处理

VCO和PLL的相位噪声指标对电源纹波极其敏感。在某次毫米波雷达项目中，我们曾因为DCDC的2MHz开关噪声泄漏，导致77GHz本振在1MHz偏移处的相位噪声恶化15dB。

典型设计规范：

• 噪声频谱：<10μVrms(10Hz-100kHz)
• 瞬态响应：<50mV跌落@100mA阶跃
• 推荐方案：LT3042+LDO级联，配合穿心电容滤波

实测数据显示，在24GHz频段，电源噪声每降低10dB，VCO相位噪声相应改善约8dB。这就是为什么高端信号源会不惜成本地采用多级稳压方案。

3. 可折中考虑的电源方案

3.1 驱动放大器的电源选择

驱动级(Driver)处于VCO和PA之间，其电源噪声会通过AM-PM转换影响系统指标。根据我的实测数据，在28GHz频段：

设计建议：

1. 当频偏>1MHz时，DCDC方案可满足大多数通信标准
2. 对于测试仪器，建议至少使用PSRR>60dB的LDO
3. 关键技巧：在电源走线中串联10Ω电阻可改善高频隔离度

3.2 功率放大器(PA)的供电策略

大功率PA的供电需要平衡效率和噪声。在5G小基站项目中，我们通过以下方案实现98%的电源效率：

1. 主电源：DCDC（TPS54620）
2. 二级滤波：π型滤波器（22μH+2×100μF）
3. 局部稳压：LDO（仅供给偏置电路）

实测表明，这种混合方案比纯LDO供电温升降低25℃，同时满足-36dBc的ACLR指标。

4. 可直接使用DCDC的场景

4.1 数字控制型放大器

如VGA等开关型器件，其内部通常采用差分架构，具有天然的电源噪声抑制能力。在某次设计中使用AD8367时，即使电源纹波达50mVpp，增益波动仍<0.1dB。

4.2 高PSRR器件

新一代射频IC如MAX2679等，其PSRR在2MHz处仍保持45dB以上。这类器件配合简单的LC滤波即可满足大多数应用。

5. 工程实践中的电源设计技巧

5.1 混合供电方案

在最近的一个Sub-6GHz射频前端设计中，我们采用分级供电策略：

1. LNA/VCO：LT3045超低噪声LDO
2. 混频器：TPS7A4700低噪LDO
3. PA：DCDC+后级滤波
   这种方案在保证性能的同时，将整体效率提升至85%。

5.2 布局布线要点

• 关键：避免电源环路与敏感信号平行走线
• 实测案例：将LDO输出线远离VCO调谐线3mm，相位噪声改善2dB
• 推荐层叠：采用独立电源层，与射频地层间隔至少2层

5.3 测量验证方法

可靠的电源噪声测量需要特别注意：

1. 使用50Ω同轴电缆直接连接探头
2. 近场探头扫描PCB表面辐射
3. 频谱分析仪RBW设置为1kHz以下

在某次调试中，我们通过近场探测发现DCDC开关噪声通过空间耦合污染了LNA电源，后通过添加屏蔽罩解决问题。

6. 器件选型参考

根据多年项目经验，整理推荐器件如下：

实际选择时还需考虑封装热阻、成本等因素。例如在空间受限的穿戴设备中，可能需要牺牲部分性能选择WLCSP封装的微型LDO。