缓存行与伪共享：多线程性能优化关键

1. 缓存行与伪共享：现代并发编程的性能杀手

在开发高频交易系统时，我遇到过一个诡异现象：一个看似完美的多线程程序，在双核CPU上运行竟然比单线程还慢。经过三天三夜的性能分析，最终发现罪魁祸首是CPU缓存行的伪共享问题。这个问题不仅影响C++，同样困扰着Java等语言的多线程程序。

2. 缓存行的硬件本质

2.1 为什么需要缓存行

现代CPU的时钟周期在0.3纳秒左右，而访问主存需要约100纳秒，存在300倍的速度差距。为了弥补这个鸿沟，CPU设计了多级缓存体系：

• L1缓存：每个核心独享，约32KB，访问延迟1-3个时钟周期
• L2缓存：每个核心独享，约256KB，访问延迟约10个周期
• L3缓存：所有核心共享，约16-32MB，访问延迟约30-40个周期

当CPU需要读取一个int变量时，它不会只读取4字节，而是会一次性读取包含该变量的整个缓存行（通常是64字节）。这是基于空间局部性原理：程序有很大概率会继续访问相邻内存。

2.2 缓存行的组织结构

典型的64字节缓存行结构如下：

当两个变量落在同一个缓存行中，就会产生意想不到的交互效应。

3. 伪共享的产生机制

3.1 MESI协议简析

现代CPU使用MESI协议维护缓存一致性，四种状态分别是：

1. Modified（已修改）：缓存行已被修改，与主存不同
2. Exclusive（独占）：缓存行与主存一致，且未被其他核心缓存
3. Shared（共享）：缓存行与主存一致，可能被多个核心缓存
4. Invalid（无效）：缓存行数据无效

3.2 伪共享的完整过程

考虑以下场景：

1. 核心1读取变量A，将整个缓存行加载到L1，状态为E
2. 核心2读取变量B（与A同缓存行），核心1状态降为S
3. 核心1修改A，状态变为M，向其他核心发送Invalidate信号
4. 核心2收到信号，将缓存行标记为I
5. 核心2要修改B，必须先从核心1获取最新缓存行
6. 核心1将缓存行写回内存，状态变为S
7. 核心2重新加载缓存行