ARM PMSA系统控制寄存器详解与应用实践

1. ARM PMSA系统控制寄存器概述

在ARMv7架构的PMSA(Protected Memory System Architecture)实现中，系统控制寄存器是处理器与操作系统交互的关键接口。这些寄存器通过CP15协处理器指令进行访问，负责管理处理器的核心功能。

关键提示：PMSA与VMSA的主要区别在于内存管理方式。PMSA采用内存保护单元(MPU)而非MMU，适合实时性要求高的场景。

系统控制寄存器主要分为以下几类功能组：

1. 定时器控制寄存器：如CNTP_CTL、CNTV_CTL等通用定时器寄存器
2. 内存保护寄存器：如DRACR、IRACR等MPU配置寄存器
3. 缓存维护操作：如DCCIMVAC、DCIMVAC等缓存操作指令
4. 协处理器控制：如CPACR协处理器访问控制寄存器
5. 系统状态寄存器：如DFSR、DFAR等异常状态寄存器

2. 通用定时器寄存器详解

2.1 物理定时器控制寄存器(CNTP_CTL)

CNTP_CTL是PL1物理定时器的控制寄存器，32位可读写，复位值未知。关键位域包括：

• ENABLE(bit[0])：定时器使能位
  • 0：禁用定时器
  • 1：启用定时器
• IMASK(bit[1])：中断屏蔽位
  • 0：允许定时器中断
  • 1：屏蔽定时器中断
• ISTATUS(bit[2])：中断状态位（只读）
  • 0：无未决中断
  • 1：有未决中断

访问CNTP_CTL的汇编示例：

armasm复制MRC p15, 0, <Rt>, c14, c2, 1  ; 读取CNTP_CTL到Rt
MCR p15, 0, <Rt>, c14, c2, 1  ; 将Rt写入CNTP_CTL

2.2 物理定时器比较值寄存器(CNTP_CVAL)

CNTP_CVAL是64位可读写寄存器，存储PL1物理定时器的比较值。当计数器值(CNTPCT)达到比较值时，会触发中断。

访问CNTP_CVAL需要特殊的64位操作指令：

armasm复制MRRC p15, 2, <Rt>, <Rt2>, c14  ; 读取64位CNTP_CVAL
MCRR p15, 2, <Rt>, <Rt2>, c14  ; 写入64位CNTP_CVAL

其中Rt存储低32位，Rt2存储高32位。

2.3 物理计数器寄存器(CNTPCT)

CNTPCT是64位只读寄存器，提供物理计数器的当前值。其频率通常等于系统时钟频率。

armasm复制MRRC p15, 0, <Rt>, <Rt2>, c14  ; 读取64位CNTPCT

实际经验：在多核系统中，CNTPCT在各核间是同步的，适合作为系统范围的统一时间基准。

3. 内存保护相关寄存器

3.1 数据区域访问控制寄存器(DRACR)

DRACR定义数据地址空间中内存区域的访问属性：

• AP[2:0](bits[10:8])：访问权限控制
  • 控制用户模式和特权模式下的读写权限
• TEX[2:0](bits[5:3])：内存类型扩展
  • 与C、B位共同决定内存类型和属性
• S(bit[2])：共享属性
  • 0：非共享
  • 1：共享
• XN(bit[12])：执行禁止
  • 0：允许执行
  • 1：禁止执行（数据区域）

典型配置流程：

armasm复制; 1. 设置RGNR选择区域编号
MOV r0, #1          ; 选择区域1
MCR p15, 0, r0, c6, c2, 0

; 2. 配置DRACR
LDR r0, =0x0000030  ; AP=011, TEX=000, C=1, B=1, S=0
MCR p15, 0, r0, c6, c1, 4

3.2 上下文ID寄存器(CONTEXTIDR)

32位可读写寄存器，用于标识当前执行上下文：

• ContextID(bits[31:0])：上下文标识符
  • 调试和跟踪工具使用此值识别不同任务

armasm复制MRC p15, 0, <Rt>, c13, c0, 1  ; 读取CONTEXTIDR
MCR p15, 0, <Rt>, c13, c0, 1  ; 写入CONTEXTIDR

4. 缓存维护操作

PMSA提供多种缓存维护指令，通过CP15协处理器指令实现：

4.1 按地址维护操作

• DCCMVAC：清理数据缓存到PoC(Point of Coherency)
• DCIMVAC：无效数据缓存到PoC
• DCCIMVAC：清理并无效数据缓存到PoC

armasm复制; 清理并无效地址0x200000处的缓存行
MOV r0, #0x200000
MCR p15, 0, r0, c7, c14, 1

4.2 按组/路维护操作

• DCISW：无效指定组/路的数据缓存
• DCCSW：清理指定组/路的数据缓存
• DCCISW：清理并无效指定组/路的数据缓存

armasm复制; 无效第3组第2路的缓存
MOV r0, #(3 << 5) | (2 << 30)  ; 组索引和路索引
MCR p15, 0, r0, c7, c6, 2

性能提示：按地址维护适合特定数据操作，按组/路维护适合批量操作，但需要了解缓存拓扑结构。

5. 协处理器访问控制

5.1 协处理器访问控制寄存器(CPACR)

CPACR控制CP0-CP13协处理器的访问权限：

• cp[n](bits[2n+1:2n])：协处理器n的访问权限
  • 00：禁止访问
  • 01：仅PL1访问
  • 11：完全访问
• ASEDIS(bit[31])：禁用高级SIMD功能
• D32DIS(bit[30])：禁用D16-D31浮点寄存器

典型配置示例：

armasm复制MRC p15, 0, r0, c1, c0, 2  ; 读取CPACR
ORR r0, r0, #(0xF << 20)   ; 启用CP10和CP11(浮点)
BIC r0, r0, #(3 << 0)      ; 禁用CP0
MCR p15, 0, r0, c1, c0, 2  ; 写回CPACR

6. 系统状态寄存器

6.1 数据故障状态寄存器(DFSR)

DFSR记录数据异常的状态信息：

• FS[4:0](bits[10,3:0])：故障状态码
• WnR(bit[11])：读写指示
  • 0：读操作导致的异常
  • 1：写操作导致的异常
• ExT(bit[12])：外部异常类型

6.2 数据故障地址寄存器(DFAR)

DFAR保存导致同步数据异常的地址。

异常处理典型流程：

armasm复制data_abort_handler:
    MRC p15, 0, r0, c5, c0, 0  ; 读取DFSR
    MRC p15, 0, r1, c6, c0, 0  ; 读取DFAR
    ; 分析错误原因并处理
    ; ...
    MOV pc, lr                  ; 返回

7. 缓存类型与配置寄存器

7.1 缓存类型寄存器(CTR)

CTR提供缓存架构信息：

• IminLine(bits[3:0])：指令缓存最小行大小
• DminLine(bits[19:16])：数据缓存最小行大小
• ERG(bits[23:20])：独占保留粒度
• CWG(bits[27:24])：回写粒度

armasm复制MRC p15, 0, r0, c0, c0, 1  ; 读取CTR

7.2 缓存大小选择寄存器(CSSELR)

选择要查询的缓存级别和类型：

• Level(bits[3:1])：缓存级别
• InD(bit[0])：指令/数据选择
  • 0：数据或统一缓存
  • 1：指令缓存

armasm复制; 查询L1数据缓存信息
MOV r0, #0                  ; L1数据缓存
MCR p15, 2, r0, c0, c0, 0  ; 写入CSSELR
MRC p15, 1, r0, c0, c0, 0  ; 读取CCSIDR

8. 开发实践与注意事项

1. 寄存器访问顺序：

   • 某些寄存器操作需要特定顺序，如先设置CSSELR再读取CCSIDR
   • MPU配置通常需要先选择区域(RGNR)，再配置基址(DRBAR)和属性(DRACR)

2. 定时器使用建议：

   armasm复制; 初始化物理定时器示例
   MRRC p15, 0, r0, r1, c14    ; 读取CNTPCT
   ADD r0, r0, #1000000        ; 设置1ms后触发(假设1MHz时钟)
   MOV r1, #0
   MCRR p15, 2, r0, r1, c14    ; 写入CNTP_CVAL
   MOV r0, #1                  ; 启用定时器
   MCR p15, 0, r0, c14, c2, 1  ; 写入CNTP_CTL
   

3. 缓存维护最佳实践：

   • DMA操作前后需要维护缓存一致性
   • 自修改代码需要清理指令缓存
   • 多核间共享数据需要适当使用缓存维护操作

4. 安全注意事项：

   • 关键系统寄存器应限制用户模式访问
   • MPU配置应确保没有重叠区域
   • 定时器中断处理应考虑优先级和响应时间

5. 调试技巧：

   • 利用CONTEXTIDR区分不同任务的异常
   • 通过DFSR/DFAR快速定位内存访问问题
   • 使用CPACR控制浮点单元访问以调试浮点异常

在实时操作系统的移植过程中，合理配置这些系统控制寄存器对保证系统性能和实时性至关重要。特别是在中断响应、任务切换和内存保护等方面，需要根据具体应用场景优化寄存器配置。