1. 项目背景与核心价值
这个项目源于我在FPGA开发过程中遇到的一个实际需求：如何在DE10-Nano开发板上通过HDMI接口实现动态方块显示，同时精确控制I2C通信时序。很多初学者在接触FPGA视频输出时，往往止步于简单的静态图像显示，而忽略了实际应用中更复杂的交互场景。
使用Modelsim进行I2C控制器仿真的关键优势在于：
- 可以在硬件部署前验证时序逻辑的正确性
- 能够捕捉到实际硬件调试中难以发现的亚稳态问题
- 通过波形分析可以直观理解I2C协议的状态转换
2. 硬件平台与工具链选型
2.1 DE10-Nano开发板特性
这款基于Cyclone V SoC的开发板具有：
- 双核ARM Cortex-A9处理器
- FPGA部分包含110K逻辑单元
- 板载HDMI TX接口（支持1080p@60Hz）
- 40-pin扩展口可用于I2C通信
注意：开发板上的HDMI接口实际通过ADV7513芯片实现，该芯片需要通过I2C进行配置
2.2 工具链配置
项目使用的主要工具：
- Quartus Prime 18.1（用于综合和布局布线）
- Modelsim-Intel FPGA Starter Edition 10.5b（用于功能仿真）
- SignalTap II Logic Analyzer（用于硬件调试）
3. HDMI方块移动的实现
3.1 视频时序生成
在FPGA内实现自定义视频输出需要精确控制以下时序参数（以720p为例）：
| 参数 | 有效像素 | 前沿 | 同步 | 后沿 | 总计 |
|---|---|---|---|---|---|
| 行时序 | 1280 | 110 | 40 | 220 | 1650 |
| 场时序 | 720 | 5 | 5 | 20 | 750 |
Verilog实现示例：
verilog复制always @(posedge clk_74_25m) begin
if (h_counter == H_TOTAL-1) begin
h_counter <= 0;
if (v_counter == V_TOTAL-1)
v_counter <= 0;
else
v_counter <= v_counter + 1;
end else begin
h_counter <= h_counter + 1;
end
end
3.2 动态方块渲染
方块移动通过以下参数控制：
- 初始位置 (pos_x, pos_y)
- 移动速度 (vel_x, vel_y)
- 方块大小 (size)
边界碰撞检测逻辑：
verilog复制always @(posedge vga_clk) begin
if (frame_sync) begin // 每帧更新一次位置
if ((pos_x + size >= H_ACTIVE) || (pos_x <= 0))
vel_x <= -vel_x;
if ((pos_y + size >= V_ACTIVE) || (pos_y <= 0))
vel_y <= -vel_y;
pos_x <= pos_x + vel_x;
pos_y <= pos_y + vel_y;
end
end
4. I2C控制器设计与仿真
4.1 I2C协议状态机
标准I2C通信包含以下状态：
- IDLE
- START
- ADDR
- ACK1
- DATA
- ACK2
- STOP
状态转换图实现：
verilog复制always @(posedge clk or negedge reset_n) begin
if (!reset_n) begin
state <= IDLE;
end else begin
case(state)
IDLE: if (start) state <= START;
START: state <= ADDR;
ADDR: if (bit_cnt == 7) state <= ACK1;
// ...其他状态转换
endcase
end
end
4.2 Modelsim仿真要点
创建测试台时需要特别注意：
- 生成符合I2C时序的SCL时钟（典型100kHz）
- 模拟从设备的ACK响应
- 注入总线竞争等异常情况
典型测试序列：
verilog复制initial begin
// 初始化
sda = 1'bz;
scl = 1'b1;
#100;
// 发送START条件
sda = 1'b0;
#(CLK_PERIOD/2);
scl = 1'b0;
// 发送设备地址(7'b0011010 + WR)
send_byte(8'h34);
// ...后续数据传输
end
5. 系统集成与调试技巧
5.1 HDMI与I2C的协同工作
系统上电时序要求：
- FPGA配置完成
- 通过I2C配置ADV7513
- 启动视频时序生成
- 开始渲染图形
关键点：必须确保I2C配置完成后才能启用视频输出，否则HDMI芯片无法正确识别输入信号
5.2 常见问题排查
-
无HDMI输出：
- 检查I2C配置是否成功（用逻辑分析仪抓取总线）
- 验证视频时序参数是否符合显示器规格
- 测量ADV7513的复位信号是否正常
-
画面闪烁或撕裂：
- 确保帧缓冲更新与垂直同步信号同步
- 检查时钟域交叉处理是否正确
- 验证PLL输出时钟的稳定性
-
I2C通信失败：
- 上拉电阻值是否合适（通常4.7kΩ）
- 总线电容是否过大导致边沿变缓
- 从设备地址是否正确（ADV7513默认为0x39）
6. 性能优化方向
对于需要更高帧率的应用，可以考虑：
- 使用双缓冲技术消除撕裂
- 实现DMA传输减少CPU开销
- 采用AXI Stream接口提高数据传输效率
在资源利用方面：
- 使用片上存储器作为行缓冲
- 对图形渲染逻辑进行流水线优化
- 复用I2C控制器实现多设备管理
这个项目最让我印象深刻的是，通过Modelsim仿真提前发现了I2C状态机中的一个边界条件错误，这个bug在实际硬件调试中可能需要数小时才能定位。建议所有FPGA开发者养成"仿真优先"的习惯，特别是对于精确时序要求的接口设计。