1. 项目概述与硬件准备
最近在嵌入式网络通信项目中，我遇到了STM32F107与DP83848以太网PHY芯片的搭配使用需求。作为一款经典的10/100Mbps以太网物理层芯片，DP83848在工业控制领域应用广泛，但其配置过程确实存在不少"坑"。经过两周的调试和验证，我总结出一套稳定可靠的驱动方案，特别适合刚接触以太网开发的工程师参考。
硬件连接方面，DP83848采用RMII接口与STM32F107通信，这种接口相比MII能节省近一半的引脚数量。关键信号线包括：
- REF_CLK：50MHz参考时钟（可由PHY或外部晶振提供）
- TXD[1:0]：发送数据线
- RXD[1:0]：接收数据线
- CRS_DV：载波侦听/数据有效
- RX_ER：接收错误指示
特别注意：PHYAD0引脚的电平决定了芯片的MDIO通信地址。我们板子上该引脚接地，因此PHY地址为0x00。这个地址必须与软件配置完全一致，否则无法建立通信。
2. 底层驱动配置详解
2.1 时钟与GPIO初始化
首先需要配置STM32的AHB总线时钟，这是整个以太网外设的基础：
c复制RCC_AHBPeriphClockCmd(RCC_AHBPeriph_ETH_MAC | RCC_AHBPeriph_ETH_MAC_Tx |
RCC_AHBPeriph_ETH_MAC_Rx, ENABLE);
GPIO配置需要特别注意速度等级。RMII接口要求50MHz的驱动能力：
c复制GPIO_InitTypeDef GPIO_InitStructure;
GPIO_InitStructure.GPIO_Pin = GPIO_Pin_11 | GPIO_Pin_12; // RMII_TXD0/TXD1
GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;
GPIO_Init(GPIOB, &GPIO_InitStructure);
2.2 PHY芯片初始化流程
PHY初始化是驱动开发中最关键的环节，建议按照以下步骤进行：
- 硬件复位：通过MDIO接口发送复位命令
c复制ETH_WritePHYRegister(DP83848_PHY_ADDRESS, PHY_REG_BMCR, PHY_Reset);
do {
phy_status = ETH_ReadPHYRegister(DP83848_PHY_ADDRESS, PHY_REG_BMCR);
} while (phy_status & PHY_Reset);
- 自动协商配置：DP83848需要额外延时等待协商完成
c复制ETH_WritePHYRegister(DP83848_PHY_ADDRESS, PHY_REG_BMCR,
PHY_AutoNegotiation | PHY_Duplex_Full | PHY_Speed_100);
HAL_Delay(1500); // 必须的延时
- 中断配置：启用链路状态变化中断
c复制ETH_WritePHYRegister(DP83848_PHY_ADDRESS, PHY_REG_MISR,
PHY_Link_Status_Interrupt);
3. MAC层与DMA配置
3.1 DMA描述符初始化
以太网DMA描述符是数据收发的核心数据结构，发送描述符配置示例：
c复制ETH_DMADESCTypeDef *dma_tx_desc;
dma_tx_desc = ETH_GetDMATxDesc();
for(int i=0; i<TX_DESC_COUNT; i++) {
dma_tx_desc->Status = ETH_DMATXDESC_OWN; // DMA控制权标志
dma_tx_desc->Buffer1Addr = (uint32_t)&tx_buffer[i][0];
if(i == TX_DESC_COUNT-1) {
dma_tx_desc->Status |= ETH_DMATXDESC_RER; // 环形缓冲区配置
}
dma_tx_desc = (ETH_DMADESCTypeDef*)(dma_tx_desc->Buffer2NextDescAddr);
}
3.2 中断优先级配置
为确保网络通信实时性，建议按以下优先级配置：
c复制HAL_NVIC_SetPriority(ETH_IRQn, 0, 0); // 最高优先级
HAL_NVIC_EnableIRQ(ETH_IRQn);
4. 调试技巧与常见问题
4.1 MDIO通信故障排查
当读取PHY ID始终为0xFFFF时，建议检查：
- MDC时钟分频设置（72MHz主频时建议28分频）
- PHY地址是否与硬件匹配
- 上拉电阻是否正常（MDIO线需要2.2kΩ上拉）
4.2 硬件复位注意事项
DP83848要求复位信号保持至少10ms低电平。不建议使用简单的RC复位电路，最好由MCU直接控制复位引脚：
c复制// 硬件复位示例
HAL_GPIO_WritePin(PHY_RESET_GPIO, PHY_RESET_PIN, GPIO_PIN_RESET);
HAL_Delay(15);
HAL_GPIO_WritePin(PHY_RESET_GPIO, PHY_RESET_PIN, GPIO_PIN_SET);
4.3 链路状态检测优化
建议采用中断方式检测链路状态变化，避免轮询带来的资源浪费：
c复制void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin) {
if(GPIO_Pin == PHY_INT_PIN) {
uint16_t status = ETH_ReadPHYRegister(DP83848_PHY_ADDRESS, PHY_REG_MISR);
if(status & PHY_Link_Status_Interrupt) {
// 处理网络事件
handle_network_event();
}
}
}
5. 完整系统集成
5.1 主程序框架
c复制int main(void) {
HAL_Init();
SystemClock_Config();
MX_GPIO_Init();
MX_ETH_Init();
// LwIP协议栈初始化
lwip_init();
while (1) {
// 处理网络数据包
ethernetif_input(&gnetif);
// 应用层处理
application_task();
}
}
5.2 性能优化建议
- 接收缓冲区：建议设置至少4个接收描述符，每个缓冲区1524字节
- 发送超时：实现发送超时机制，防止描述符长期被占用
- 零拷贝优化：在内存允许的情况下，直接使用应用层缓冲区作为DMA缓冲区
经过实际测试，这套驱动方案在100Mbps全双工模式下可稳定达到94Mbps的吞吐量，完全满足工业现场的应用需求。在开发过程中，示波器是排查硬件问题的利器，特别是观察MDIO波形可以快速定位通信故障。