1. 项目概述与背景
作为一名长期从事FPGA开发的工程师，最近在调试XCKU5P+AD9361这套射频前端方案时，发现大多数现有教程都基于Linux环境，需要复杂的双机调试环境。这让我萌生了一个想法：能否在Windows单机环境下完成全套开发流程？经过两周的实践验证，终于成功实现了这一目标。本文将完整记录从环境搭建到功能验证的全过程，特别适合需要在Windows平台快速验证AD9361功能的开发者参考。
AD9361作为一款高性能、高集成度的RF收发器，广泛应用于软件定义无线电(SDR)、通信基站等领域。其与Xilinx Kintex UltraScale+ XCKU5P的搭配，能够提供出色的射频处理能力。传统上，这套组合的开发调试需要Linux环境配合，但通过本文的方法，开发者仅需一台Windows电脑即可完成全部工作，大幅降低了入门门槛。
2. 开发环境准备
2.1 硬件设备清单
在开始之前，请确保准备好以下硬件设备：
- TQTT KU5P开发板（搭载XCKU5P FPGA芯片）
- AD9361射频模块（建议使用官方评估板）
- USB转UART调试器（CP2105芯片版本）
- 高品质SMA射频线缆（用于信号测试）
- 直流电源（12V/3A输出能力）
特别注意：AD9361模块对静电敏感，操作前请佩戴防静电手环，所有连接操作必须在断电状态下进行。
2.2 软件工具安装
需要安装的软件环境包括：
- Vivado 2020.1：这是本项目的开发环境基准版本，其他版本可能需要调整工程设置
- Red Panda Dev-C++：用于编译和运行控制程序（建议使用v1.0-beta.2版本）
- CP210x驱动程序：确保能正确识别开发板的串口
- Tera Term或Putty：作为串口终端工具（可选）
安装Vivado时，建议选择"WebPACK"免费版本，并勾选以下组件：
- Kintex UltraScale+器件支持
- SDK工具链
- 必要的IP核（如AXI接口相关IP）
3. 工程配置与比特流生成
3.1 项目工程结构解析
提供的工程包采用以下目录结构：
code复制XCKU5P_AD9361_win/
├── projects/
│ └── fmcomms2/
│ └── zcu102/
│ ├── fmcomms2_zcu102.xpr # Vivado主工程文件
│ ├── constraints/ # 时序约束文件
│ └── src/ # HDL源代码
└── Win9361c/ # Windows控制程序源码
虽然工程名为"zcu102"，但实际上已针对KU5P开发板做了适配修改，这是常见的工程复用做法。
3.2 工程导入与编译
- 打开Vivado，选择"Open Project"，导航至
fmcomms2_zcu102.xpr文件 - 在Flow Navigator面板中，点击"Generate Bitstream"
- 若需要重新综合，建议先执行"Clean Project"（菜单栏File > Project > Clean）
编译过程中的关键注意事项：
- 确保Vivado工具版本匹配，否则可能出现IP核兼容性问题
- 综合阶段重点关注时序报告中的"Unconstrained Paths"
- 实现阶段建议将策略设置为"Performance_ExplorePostRoutePhysOpt"
3.3 比特流烧写步骤
-
连接开发板：
- 使用USB-JTAG接口连接电脑
- 确保电源稳定（建议先上电再连接USB）
-
在Vivado中打开Hardware Manager：
tcl复制
open_hw connect_hw_server open_hw_target -
烧写比特流：
tcl复制set bitfile "system_top.bit" program_hw_devices [lindex [get_hw_devices] 0] $bitfile -
验证烧写：
在TCL控制台查看是否有"Programmed successfully"提示
重要安全提示：AD9361模块必须在断电状态下插拔，带电操作可能导致芯片永久损坏。建议的断电顺序：先断射频端，再断数字端，最后断电源。
4. Windows控制程序配置
4.1 开发环境搭建
Red Panda Dev-C++的配置要点：
- 安装后，进入"Tools > Compiler Options"
- 添加以下编译器选项：
code复制-std=c11 -IC:\path\to\Win9361c\includes - 在"Linker"选项卡中添加：
code复制-lws2_32 -lsetupapi
4.2 串口配置详解
在main_job.c中修改串口号的关键步骤：
- 打开设备管理器，查看"端口(COM和LPT)"项
- 识别CP2105对应的两个COM口（通常显示为"Silicon Labs"设备）
- 选择数值较小的COM口（如COM5而非COM6）
- 修改代码第445行：
c复制usb_port = 5; // 假设识别为COM5
常见问题排查：
- 如果出现"Access Denied"错误，可能是其他程序占用了串口
- 若识别不到设备，尝试重新插拔USB线或更新驱动程序
- 波特率固定为115200，无需在代码中修改
4.3 程序运行与验证
成功编译后，运行程序应看到如下输出流程：
- 初始化FPGA通信链路
- 检测AD9361硬件ID（应显示0x9361）
- 配置射频参数（默认设置：2.4GHz中心频率，20MHz带宽）
- 启动收发自环测试
正常运行的标志是在控制台看到"RF Loopback Test PASSED"提示，同时频谱仪上应能观察到干净的测试信号。
5. 高级调试技巧
5.1 射频参数定制化
在ad9361_api.c中可以修改以下关键参数：
c复制// 设置中心频率（单位Hz）
adi_ad9361_SetRxLOFrequency(device, 2400000000);
// 设置接收带宽（单位Hz）
adi_ad9361_SetRxBandwidth(device, 20000000);
// 设置发射增益（0-89dB）
adi_ad9361_SetTxAttenuation(device, 10000);
参数修改后需要重新初始化AD9361：
c复制adi_ad9361_RadioOff(device);
adi_ad9361_RadioOn(device);
5.2 常见故障排除
-
FPGA无法识别AD9361：
- 检查SPI总线连接（特别是CS信号）
- 用逻辑分析仪抓取ENABLE和RESET信号时序
- 确认3.3V电源纹波小于50mV
-
射频信号异常：
- 用频谱仪检查本振泄漏（应小于-50dBm）
- 校准TX/RX正交平衡（调用adi_ad9361_TxQuadCalibrate）
- 检查SMA接头是否拧紧（接触不良会导致驻波比恶化）
-
程序卡死在初始化：
- 在adi_ad9361_Init()后添加超时检测
- 检查FPGA的AXI接口状态寄存器
- 降低SPI时钟速率尝试（修改clk_div参数）
6. 性能优化建议
6.1 时序收敛技巧
对于高速接口设计，建议在Vivado中做以下设置：
- 在XDC约束文件中添加：
tcl复制
set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets spi_clk] - 对跨时钟域信号添加ASYNC_REG属性：
verilog复制(* ASYNC_REG = "TRUE" *) reg [1:0] sync_chain;
6.2 电源完整性优化
实测中发现AD9361对电源噪声敏感，建议：
- 在板卡电源入口处增加100μF钽电容
- 每个电源引脚布置0.1μF陶瓷电容
- 数字与模拟电源间使用磁珠隔离（如BLM18PG系列）
6.3 软件架构改进
对于长期稳定的应用，可以考虑：
- 将控制程序移植到Qt框架，增强UI交互
- 添加远程控制功能（基于TCP/IP协议）
- 实现参数配置文件（JSON格式）支持
我在实际项目中发现，将常用的射频参数组合保存为预设，可以大幅提高测试效率。例如创建一个rf_presets.h文件：
c复制typedef struct {
uint64_t freq;
uint32_t bw;
int16_t gain;
} RfPreset;
const RfPreset PRESETS[] = {
{2400000000, 20000000, 3000}, // 2.4GHz WiFi
{3500000000, 10000000, 4500}, // 3.5GHz 5G
{5800000000, 40000000, 2000} // 5.8GHz ISM
};
这套方案已经在多个项目中验证通过，相比传统的Linux方案，Windows环境下的开发效率提升了约40%，特别适合快速原型开发阶段。当然，对于量产固件，还是建议迁移到Linux系统以获得更好的长期稳定性。