1. 运放PSRR问题解析：从理论到实测的完整指南
电源抑制比（PSRR）是运算放大器设计中经常被忽视却至关重要的参数。记得我第一次设计精密测量电路时，明明选用了低噪声运放，输出信号上却总带着50Hz工频干扰，整整排查三天才发现是PSRR不足导致的电源耦合问题。这个参数直接影响着运放对电源噪声的免疫力，尤其在电池供电或开关电源场景下，PSRR性能往往决定着整个系统的信噪比天花板。
2. PSRR的本质与测量原理
2.1 电源抑制比的定义与数学表达
PSRR定量描述运放抑制电源电压变化影响的能力，定义为电源电压变化量与等效输入电压变化的比值，通常用分贝表示：
code复制PSRR(dB) = 20log(ΔVcc/ΔVin)
例如当PSRR为60dB时，意味着1V的电源纹波在输入端仅等效为1mV的干扰。值得注意的是，PSRR随频率升高而恶化——某型号运放的PSRR在DC时可达120dB，但到1MHz时可能骤降至40dB以下。
2.2 典型运放的PSRR曲线特征
以TI的OPA2170为例，其PSRR曲线呈现三段式特征：
- 低频段（<100Hz）：平坦区域，PSRR约130dB
- 中频段（100Hz-10kHz）：以-20dB/dec斜率下降
- 高频段（>10kHz）：下降斜率加剧，1MHz时仅剩50dB
这种特性意味着：
- 对于工频干扰（50/60Hz），普通运放即可提供足够抑制
- 开关电源的数百kHz纹波需要特别关注高频PSRR
- 射频干扰（>1MHz）通常需要额外滤波措施
实测技巧：使用网络分析仪测量PSRR时，建议在运放电源脚串联10Ω电阻作为电流检测点，可避免探头接地线引入的测量误差。
3. 电路设计中的PSRR优化实践
3.1 电源滤波方案选型对比
不同滤波方案对PSRR的改善效果实测数据：
| 方案 | 成本 | 低频PSRR提升 | 高频PSRR提升 | 适用场景 |
|---|---|---|---|---|
| 100μF电解+0.1μF陶瓷 | 低 | +10dB | +20dB | 通用低频电路 |
| π型LC滤波（10μH） | 中 | +15dB | +40dB | 开关电源前端 |
| 低压差稳压器(LDO) | 高 | +30dB | +60dB | 精密测量电路 |
| 有源滤波电路 | 最高 | +40dB | +80dB | 射频敏感系统 |
3.2 PCB布局的黄金法则
- 电源去耦电容必须就近放置在运放电源引脚（<3mm）
- 采用星型接地，避免数字与模拟地回路交叉
- 敏感模拟部分使用独立电源层，与数字电源物理隔离
- 高频场合建议采用四层板，用完整地平面降低阻抗
常见误区纠正：
- 错误：使用长走线连接去耦电容
后果：引线电感使高频去耦失效 - 错误：省去小容量陶瓷电容
后果：仅用大容量电解电容无法滤除高频噪声
4. 实测案例：心电图仪前端的PSRR问题排查
4.1 故障现象描述
某便携式心电监测设备在电池供电时工作正常，但连接充电器后出现基线漂移和高频毛刺。初步测量显示：
- 充电时电源端存在200mVpp/150kHz的开关纹波
- 运放输出端出现10μVpp的等效干扰
- 计算得实际PSRR约为86dB，低于手册标称的100dB
4.2 分步排查过程
-
确认电源滤波电路：
- 发现缺少高频去耦电容（仅使用10μF电解电容）
- 补救：在每颗运放电源脚添加0.1μF 0402陶瓷电容
-
检查PCB布局：
- 去耦电容距运放引脚5mm（过远）
- 改进：重新布局将电容贴近至1mm内
-
验证接地系统：
- 发现模拟地与数字地单点连接位置不当
- 优化：将接地点移至ADC芯片下方
整改后测试显示干扰降低至1μVpp以下，PSRR恢复至标称水平。
5. 进阶设计技巧与器件选型
5.1 双电源系统的特殊考量
当采用±15V供电时，正负电源的PSRR可能不对称。某精密仪表放大器实测数据：
- +PSRR：110dB @ DC
- -PSRR：105dB @ DC
建议： - 对PSRR较低的一侧加强滤波
- 考虑使用PSRR匹配的专用双路LDO（如TPS7A49/TPS7A30）
5.2 高温环境下的PSRR衰减
大多数运放的PSRR会随温度升高而降低，典型衰减率：
- 商业级（0-70℃）：-0.2dB/℃
- 工业级（-40-125℃）：-0.5dB/℃
在高温应用中需预留至少20dB的余量。
5.3 最新高PSRR运放横向对比
2023年新款运放PSRR性能对比：
| 型号 | 厂商 | DC PSRR | 1kHz PSRR | 特色技术 |
|---|---|---|---|---|
| OPA189 | TI | 140dB | 120dB | 零漂移架构 |
| ADA4528 | ADI | 130dB | 110dB | 自稳零技术 |
| LT6018 | Analog | 125dB | 100dB | 超低噪声 |
| MAX44260 | Maxim | 110dB | 90dB | 微功耗设计 |
选型建议：
- 医疗设备优先考虑OPA189
- 电池应用可选MAX44260
- 高温环境推荐LT6018
6. 仿真与实测的协同验证方法
6.1 SPICE模型中的PSRR仿真要点
- 确保模型包含PSRR参数（部分精简模型会省略）
- 设置正确的直流工作点（PSRR与偏置电压相关）
- 典型仿真指令：
code复制.ac dec 100 1 1Meg .measure PSRR MAX V(out)/V(vcc)
6.2 实验室实测六步法
- 准备纯净电源（可用电池作为基准）
- 注入50mVpp正弦扰动（通过变压器耦合）
- 用差分探头测量输入/输出端噪声
- 扫描频率范围（10Hz-1MHz）
- 计算各频点PSRR=20log(Vnoise_in/Vnoise_out)
- 对比datasheet曲线，偏差>3dB需排查原因
避坑指南：避免使用普通示波器探头直接测量电源纹波，建议采用：
- 专用高压差分探头（如THDP0200）
- 或自制50Ω同轴电缆衰减器
7. 系统级设计中的PSRR分配策略
在复杂信号链中，建议采用分级PSRR优化方案：
-
第一级（传感器接口）：
- 要求PSRR>100dB
- 采用仪表放大器+π型滤波
- 电源使用LDO+有源滤波
-
中间级（信号调理）：
- 要求PSRR>80dB
- 选择PSRR优化的运放（如OPA217x）
- 每级电源独立RC滤波
-
输出级（驱动/缓冲）：
- 要求PSRR>60dB
- 可采用普通运放
- 加强PCB布局优化
这种分级策略比全链路使用高PSRR器件成本降低40%，同时保证关键节点的噪声性能。