小圆圆伍1. FPGA实现IIC主机功能概述
IIC（Inter-Integrated Circuit）总线是飞利浦公司开发的一种简单、双向二线制同步串行总线，广泛应用于各类低速外设的连接。在FPGA开发中，实现IIC主机功能是连接各类传感器、存储芯片的基础技能。这个项目通过Verilog HDL在FPGA上实现完整的IIC主机协议，支持标准模式（100kHz）和快速模式（400kHz）的读写操作。
我曾在多个工业传感器采集项目中采用类似的IIC主机实现方案，相比使用现成的IP核，自主实现的优势在于可以完全掌控时序细节，特别适合需要精确控制信号延时的应用场景。比如在某个高精度温度监测系统中，我们通过自定义的IIC时序成功将信号建立时间缩短了15%，显著提高了采样稳定性。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. IIC协议核心要点解析
2.1 IIC总线物理层特性
IIC总线由两条信号线组成：
- SCL（Serial Clock）：时钟线，由主机控制
- SDA（Serial Data）：双向数据线
总线采用开漏输出结构，需要外接上拉电阻（典型值4.7kΩ）。在实际PCB布局时，需要注意：
- 上拉电阻尽量靠近FPGA端放置
- 总线长度不宜超过1米（标准模式下）
- 避免与高频信号线平行走线
重要提示：IIC总线在空闲状态下必须保持高电平，这是判断总线状态的重要依据。
2.2 IIC协议时序关键参数
实现IIC主机需要严格满足以下时序参数（以100kHz标准模式为例）：
| 参数 | 符号 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| SCL时钟频率 | fSCL | 0 | 100 | kHz |
| 起始条件保持时间 | tHD;STA | 4.0 | - | μs |
| SCL低电平时间 | tLOW | 4.7 | - | μs |
| SCL高电平时间 | tHIGH | 4.0 | - | μs |
| 数据建立时间 | tSU;DAT | 250 | - | ns |
| 数据保持时间 | tHD;DAT | 0 | - | ns |
| 停止条件建立时间 | tSU;STO | 4.0 | - | μs |
在FPGA中实现时，通常使用系统时钟分频来生成SC