1. 项目概述：SMIC180nm工艺下的带隙基准电路设计
在模拟集成电路设计中，带隙基准电压源堪称"电压基准的黄金标准"。这个看似简单的电路模块，实际上承担着为整个系统提供稳定参考电压的重任。想象一下，如果ADC、DAC或者LDO的参考电压随着温度波动，整个系统的精度就会像坐过山车一样起伏不定。这就是为什么各大芯片中总能看到带隙基准电路的身影。
本次设计基于SMIC180nm工艺，目标是实现一个输出电压0.8V、输入电压1.8V的带隙基准电路。特别之处在于，我们不仅实现了基本功能，还加入了二阶温度补偿和启动电路，让这个基准源在各种环境下都能稳如磐石。整个设计已经通过STB（稳定性分析）、DC（直流分析）和TRAN（瞬态分析）等仿真验证，虽然暂时没有版图实现，但电路架构已经相当成熟。
提示：180nm工艺下设计带隙基准时，要特别注意双极型晶体管的匹配性，这是影响温度特性的关键因素。
2. 核心原理深度解析
2.1 带隙基准的基本原理
带隙基准电路的精妙之处在于它巧妙地利用了半导体物理中的两个特性：
- 双极型晶体管的Vbe电压：具有约-2mV/℃的负温度系数
- 热电压Vt=kT/q：具有约+0.085mV/℃的正温度系数
通过将这两个电压按适当比例相加，理论上可以得到一个零温度系数的基准电压。在硅材料中，这个"魔术比例"下的电压值约为1.25V，正好接近硅的带隙电压（所以叫"带隙基准"）。
但在我们的设计中，输出电压设定为0.8V，这是通过电阻分压实现的。计算公式如下：
Vref = Vbe + (R2/R1)·Vt·ln(N)
其中N是两个双极型晶体管的比例因子。在SMIC180nm工艺中，典型的PNP晶体管面积比为8:1时，ln(N)≈2.08。
2.2 二阶温度补偿的必要性
虽然一阶补偿已经很实用，但Vbe实际上还包含高阶温度项：
Vbe(T) = Vg0 - (Vg0-Vbe0)·T/T0 - (η-α)·(kT/q)·ln(T/T0)
其中：
- Vg0是外推至0K时的带隙电压(~1.15V)
- η是与工艺相关的常数(通常3~4)
- α是集电极电流的温度系数
这些高阶项会导致传统带隙基准仍有约10-30ppm/℃的温漂。二阶补偿就是通过引入额外的电路来抵消这些高阶项的影响。
3. 电路实现细节
3.1 启动电路设计
启动电路是带隙基准的"点火装置"。没有它，电路可能会陷入零电流的简并点。我们的设计采用数字式启动方案：
verilog复制module startup_circuit (
input wire VDD,
output reg START
);
reg [7:0] counter;
always @(posedge VDD) begin
if (counter < 8'd255) counter <= counter + 1;
else START <= 1'b1;
end
initial begin
counter = 0;
START = 0;
end
endmodule
这个电路在上电后经过255个时钟周期才释放START信号，确保电源完全稳定。实际版图设计时，建议在计数器后加一个施密特触发器来消除毛刺。
3.2 核心带隙电路
核心电路采用Brokaw单元结构，这是工业界最可靠的拓扑之一。关键参数计算如下：
verilog复制real Vbe1 = 0.7; // Q1的Vbe @27℃
real Vbe2 = 0.68; // Q2的Vbe (面积是Q1的8倍)
real delta_Vbe = Vbe1 - Vbe2; // ≈16mV
real Vt = 0.0258; // 热电压 @27℃
// 电阻比值决定温度系数补偿
real R2_R1_ratio = (0.8 - Vbe1) / (Vt * ln(8)); // ≈15.6
实际电路中，我们选择：
- R1 = 10kΩ
- R2 = 156kΩ (用150kΩ和6kΩ串联实现)
- 运放增益需要>80dB以确保足够的环路增益
3.3 二阶补偿实现
我们在传统结构上增加了电流补偿支路：
verilog复制real R3 = 50k; // 补偿电阻
real Icomp = (Vt * ln(8)) / R3; // 温度相关补偿电流
real Vref_compensated = Vbe1 + (R2/R1)*Vt*ln(8) + Icomp*R4;
其中R4需要根据仿真结果调整，典型值在20-30kΩ范围。这个补偿电流会随着温度升高而增大，正好抵消Vbe的高阶温度项。
4. 仿真与优化
4.1 仿真设置要点
在Cadence Spectre中仿真时，关键设置包括：
- DC仿真：扫描温度从-40℃到125℃，观察Vref变化
- STB分析：在输出端注入信号，检查相位裕度(建议>60°)
- PSRR仿真：在电源上加1V幅值的AC信号，检查输出端的抑制比
4.2 典型仿真结果
| 仿真类型 | 条件 | 结果指标 |
|---|---|---|
| DC温度扫描 | -40~125℃ | 温漂<5ppm/℃ |
| 电源抑制比 | 1kHz | >80dB |
| 输出噪声 | 0.1-10Hz | <10μVpp |
| 启动时间 | 1.8V电源 | <100μs |
注意：实际仿真中如果发现振荡，需要检查运放的相位裕度，通常在运放输出端加一个5-10pF的补偿电容即可稳定。
5. 实战经验分享
5.1 布局布线注意事项
虽然本次设计没有版图，但根据经验：
- 双极型晶体管要采用共质心布局消除梯度误差
- 匹配电阻要采用相同的走向和dummy结构
- 运放的输入对管需要严格的对称布局
- 电源线要足够宽，建议至少10μm以上
5.2 常见问题排查
-
输出电压偏差大：
- 检查电阻比值是否准确
- 确认双极型晶体管面积比正确
- 测量运放输入失调电压
-
温度曲线呈非线性：
- 可能是二阶补偿不足，调整R3/R4比值
- 检查晶体管是否工作在正常区域
-
启动失败：
- 增加启动电路的延迟时间
- 检查运放是否陷入简并点
5.3 工艺角仿真建议
在SMIC180nm工艺下，必须跑完五种工艺角：
- TT (Typical-Typical)
- FF (Fast-Fast)
- SS (Slow-Slow)
- FS (Fast-Slow)
- SF (Slow-Fast)
特别是FS和SF角，最容易出现启动问题。建议在这些工艺角下将电源电压从0V缓慢斜坡上升，观察启动特性。
6. 性能优化技巧
-
降低噪声：
- 在运放电源端加RC滤波（10kΩ+100pF）
- 增加输出端的去耦电容（100pF左右）
- 使用更大的双极型晶体管面积降低1/f噪声
-
提高PSRR：
- 采用cascode电流镜结构
- 增加电源调整管
- 使用带隙自偏置的运放结构
-
减小面积：
- 在满足匹配要求下减小电阻值
- 使用MOS电阻替代多晶硅电阻
- 优化晶体管尺寸
在实际流片中，我通常会先做一个可调版本，通过熔丝或EEPROM来微调电阻比值，这样可以补偿工艺偏差。特别是在180nm这样的成熟工艺节点，器件参数的批次间差异可能达到±15%，预留调整手段非常必要。
这个设计虽然已经相当完善，但如果要推向极致性能，还可以考虑加入曲率校正技术或者采用数字修调方案。不过对于大多数应用场景，当前的二阶补偿已经能够满足需求。最重要的是，所有的设计决策都要基于扎实的仿真数据和深入的物理理解，而不是盲目尝试。