1. 项目背景与需求解析
在嵌入式系统开发中，精确控制ADC采样时机是许多应用场景的关键需求。最近遇到一个典型的案例：某STM32G4开发者需要在单个定时器周期内实现对ADC模块的两次触发，并且要求触发时间点能够灵活调整。这种需求在电机控制、电源管理、音频处理等领域尤为常见，比如需要在PWM波形的上升沿和下降沿都进行电流采样。
传统方案通常采用以下两种方式：
- 使用两个独立的定时器通道分别触发ADC
- 在单个定时器周期内配置多个比较事件
但第一种方案会占用额外的硬件资源，第二种方案则可能受限于定时器架构。经过对STM32G4定时器模块的深入研究，我发现其"组合PWM模式"（Combined PWM Mode）可以完美解决这个问题。
2. 组合PWM模式技术解析
2.1 组合PWM模式工作原理
STM32G4系列定时器的组合PWM模式是其高级功能之一，它允许将两个通道的比较输出进行逻辑组合，生成更复杂的波形。具体实现机制如下：
- 通道1和通道2可组成一对（CH1/CH2）
- 通道3和通道4可组成另一对（CH3/CH4）
- 每对通道的比较输出（OCxREF）可通过逻辑运算（AND/OR）组合成新的信号（OCxREFC）
从硬件结构来看，定时器输出控制模块包含三个关键部分：
- 输出模式控制器：生成基本的PWM信号（OCxREF）
- 输出选择器：对两个通道信号进行逻辑组合
- 输出极性控制器：最终决定输出信号的极性
这种架构的优势在于：
- 无需额外占用GPIO引脚
- 组合信号可直接作为触发源（TRGO）
- 保持与基本PWM模式相同的配置复杂度
2.2 关键寄存器配置
实现组合PWM模式需要配置以下寄存器：
-
CCMRx寄存器（捕获/比较模式）：
- 配置通道为PWM模式1或模式2
- 设置输出比较预加载使能
-
CCRx寄存器（捕获/比较值）：
- CCR1/CCR2决定第一对通道的占空比
- CCR3/CCR4决定第二对通道的占空比
-
BDTR寄存器（刹车和死区时间）：
- 配置输出使能和死区时间（如果需要）
-
TIMx_CR2寄存器（控制寄存器2）：
- 配置主模式选择（MMS位域），选择OCxREFC作为触发输出
3. 具体实现方案
3.1 硬件环境搭建
本方案基于STM32G474RE Nucleo开发板实现，所需外设资源如下：
- 定时器：TIM3（通用定时器）
- ADC：ADC3（12位分辨率）
- DMA：用于自动传输ADC结果
- 内部温度传感器：作为ADC采样源（验证用）
提示：实际应用中可根据需要选择外部信号源，组合PWM模式的优势在于其灵活性，与具体采样对象无关。
3.2 CubeMX配置步骤
-
定时器配置：
- 时钟源：内部时钟
- 模式：PWM模式1（组合模式）
- 通道1和通道2：使能，组合模式选择OR/AND
- 预分频器：根据所需频率设置
- 自动重装载值（ARR）：决定PWM周期
- 比较值（CCR1/CCR2）：设置触发位置
-
ADC配置：
- 触发源：定时器触发
- 触发边沿：双沿触发（上升沿和下降沿）
- 采样时间：根据信号特性调整
- DMA设置：循环模式，数据宽度半字
-
DMA配置：
- 模式：循环模式
- 数据宽度：半字（16位）
- 内存地址自增
3.3 关键代码实现
c复制// 初始化序列
HAL_ADCEx_Calibration_Start(&hadc3, ADC_SINGLE_ENDED);
// 使能定时器通道
TIM_CCxChannelCmd(htim3.Instance, TIM_CHANNEL_1, TIM_CCx_ENABLE);
TIM_CCxChannelCmd(htim3.Instance, TIM_CHANNEL_2, TIM_CCx_ENABLE);
// 启动ADC DMA
HAL_ADC_Start_DMA(&hadc3, (uint32_t *)ADC_Result, 6);
// 启动定时器
__HAL_TIM_ENABLE(&htim3);
代码说明：
- ADC校准是保证采样精度的关键步骤
- 必须显式使能两个定时器通道
- DMA缓冲区大小设置为6，对应3次触发（每次触发采集2次）
4. 方案验证与优化
4.1 测试结果分析
通过逻辑分析仪捕获的波形显示：
- 定时器周期：1ms（ARR=999，时钟72MHz，预分频71）
- 触发点1：CCR1=300（周期30%位置）
- 触发点2：CCR2=700（周期70%位置）
- ADC实际采样时刻与设定值误差<1us
DMA缓冲区数据验证：
- 缓冲区交替存储两个触发点的采样值
- 数据连续性良好，无丢失现象
4.2 性能优化建议
-
时序精度优化：
- 使用更高精度定时器（如HRTIM）
- 减小ADC采样时间以提高响应速度
-
系统稳定性增强：
- 添加DMA传输完成中断进行数据处理
- 实现双缓冲机制避免数据竞争
-
动态调整实现：
- 运行时修改CCR值改变触发位置
- 使用定时器从模式实现同步触发
5. 应用场景扩展
这种组合触发机制不仅限于ADC采样，还可应用于：
-
多相位PWM控制：
- 生成精确相位差的驱动信号
- 实现交错式电源拓扑
-
复杂波形合成：
- 组合多个简单波形生成复杂波形
- 应用于音频合成或电机驱动
-
精密时间测量：
- 双沿触发实现高精度时间戳
- 配合输入捕获功能使用
6. 常见问题与解决方案
6.1 触发信号不稳定
可能原因：
- 定时器时钟源抖动
- ADC启动时间不足
解决方案：
- 检查时钟树配置，确保定时器时钟稳定
- 在ADC启动后添加适当延时
- 使用硬件触发而非软件触发
6.2 采样值异常
可能原因：
- 触发时刻信号不稳定
- DMA传输冲突
解决方案：
- 调整触发点避开信号跃变区域
- 增加采样保持时间
- 检查DMA优先级设置
6.3 系统资源冲突
可能原因：
- 定时器通道被复用
- DMA通道被其他外设占用
解决方案：
- 使用资源冲突检测工具分析
- 考虑使用其他定时器实例
- 优化外设资源配置
在实际项目中，我发现最有效的调试方法是分阶段验证：
- 先用GPIO模拟触发信号验证ADC功能
- 然后测试纯定时器输出
- 最后整合两部分功能
这种方法的优势在于能快速定位问题所在模块，避免同时调试多个不确定因素。