SPAD击穿电压：原理、设计与应用解析-嵌云网-嵌入式AI开发资源站

SPAD击穿电压：原理、设计与应用解析

Monsterchen Xu

1. SPAD器件中的击穿电压：从物理机制到系统设计

在半导体探测器领域，单光子雪崩二极管（SPAD）因其极高的灵敏度而成为弱光探测的利器。与传统光电二极管不同，SPAD工作在击穿电压以上的盖革模式（Geiger Mode），这使得单个光子就能触发可探测的电流脉冲。理解击穿电压的物理本质，是掌握SPAD设计与应用的关键第一步。

1.1 半导体中的两种击穿机制

当PN结施加反向偏压时，随着电压升高最终会发生击穿现象。半导体物理中主要存在两种击穿机制：

1.1.1 齐纳击穿（Zener Breakdown）

主要发生在重掺杂的PN结中，其特征包括：

击穿电压通常低于6V
由强电场下的直接隧穿效应主导
温度系数为负（温度升高时击穿电压降低）
常见于稳压二极管等器件

齐纳击穿的电场强度计算公式：
[ E = \frac{V_{BD}}{W} ]
其中W为耗尽层宽度，当E超过约3×10^5 V/cm时可能发生齐纳击穿。

1.1.2 雪崩击穿（Avalanche Breakdown）

这是SPAD工作的基础机制，其特点为：

击穿电压通常高于6V
由碰撞电离引发的载流子倍增效应主导
温度系数为正（温度升高时击穿电压增加）
具有可控性和可重复性

雪崩击穿的条件可用电离积分表示：
[ \int_0^W \alpha dx = 1 ]
其中α为电离系数，W为耗尽区宽度。

关键区别：SPAD需要工作在雪崩击穿区，因为齐纳击穿通常伴随不可控的电流增长和热失控风险。

1.2 SPAD中的雪崩倍增过程

在SPAD中，雪崩击穿被精心设计为可控过程：

光子吸收产生电子-空穴对
载流子在强电场中加速获得动能
高能载流子通过碰撞产生新的电子-空穴对
该过程呈指数级增长（雪崩效应）
形成可探测的电流脉冲

雪崩增益M的计算：
[ M = \frac{1}{1-(V/V_{BD})^n} ]
其中n为与材料相关的参数，V为施加电压。

2. 击穿电压的关键影响因素与设计考量

2.1 材料参数的影响

2.1.1 禁带宽度（Eg）

禁带宽度直接影响电离系数：

宽禁带材料（如SiC）需要更高击穿电压
窄禁带材料（如Ge）击穿电压较低但暗计数率高

常见材料的击穿电场比较：

材料	禁带宽度(eV)	典型击穿电场(MV/cm)
Si	1.12	0.3
Ge	0.66	0.1
SiC	3.2	2.5
InGaAs	0.75	0.2

2.1.2 掺杂浓度

掺杂浓度直接影响耗尽区宽度和电场分布：

高掺杂→窄耗尽区→低击穿电压
低掺杂→宽耗尽区→高击穿电压

击穿电压与掺杂浓度的关系（对于单边突变结）：
[ V_{BD} = \frac{\epsilon_s E_{crit}^2}{2qN} ]
其中εs为半导体介电常数，Ecrit为临界击穿电场，N为低掺杂侧浓度。

2.2 结构设计的影响

2.2.1 保护环设计

为防止边缘击穿，SPAD通常采用保护环结构：

场板（Field Plate）
浮空保护环（Floating Guard Ring）
沟槽隔离（Trench Isolation）

保护环设计要点：

需优化环宽度和间距
避免引入额外电容
保持表面电场均匀

2.2.2 结深与剖面设计

不同结深设计的影响：

浅结：高电场，低击穿电压，适合可见光探测
深结：低电场，高击穿电压，适合近红外探测

3. 击穿电压的测试与表征方法

3.1 直流测试法

基本测试步骤：

缓慢增加反向偏压（典型步长0.1V）
监测漏电流变化
当电流急剧增加（通常定义为1μA）时记录电压

注意事项：

需使用电流限制电路防止器件损坏
测试环境温度需保持稳定
建议采用多器件统计以消除波动

3.2 脉冲测试法

对于易受热效应影响的器件，可采用：

短脉冲宽度（通常<1μs）
低占空比（<1%）
测量瞬态响应

优势：

避免自热效应
更接近实际工作条件

3.3 统计分析方法

由于工艺波动，SPAD的击穿电压呈现统计分布：

通常符合正态分布
需要测试足够数量器件（建议>100）
计算平均值和标准差

关键参数：
[ \mu_{BDV} = \frac{1}{N}\sum_{i=1}^N V_{BD,i} ]
[ \sigma_{BDV} = \sqrt{\frac{1}{N-1}\sum_{i=1}^N (V_{BD,i}-\mu_{BDV})^2} ]

4. 击穿电压与SPAD性能参数的关联

4.1 光子探测效率（PDE）

PDE与过偏压（Vexcess=V-VBD）的关系：
[ PDE = \eta_{QE} \times \eta_{trigger} \times \eta_{optical} ]
其中ηtrigger强烈依赖过偏压：
[ \eta_{trigger} = 1 - \exp(-\int_0^W \alpha dx) ]

优化建议：

过偏压通常选择5-10% VBD
过高偏压会增加暗计数
需权衡PDE与DCR

4.2 暗计数率（DCR）

主要来源：

热产生载流子
陷阱辅助隧穿
边缘漏电

与击穿电压的关系：

高VBD通常伴随高DCR
通过工艺优化可降低相关性
低温工作可显著抑制DCR

4.3 时间抖动（Timing Jitter）

影响因素：

雪崩建立时间
电场分布均匀性
载流子传输时间

优化方向：

均匀电场设计
适当过偏压（提高雪崩速度）
低电容结构

5. 先进工艺中的击穿电压挑战

5.1 CMOS兼容SPAD设计

挑战：

标准工艺限制掺杂选择
热预算限制退火工艺
多层金属引入寄生效应

解决方案：

深阱隔离技术
定制注入方案
后道工艺优化

5.2 3D集成SPAD

优势：

独立优化探测层与电路层
提高填充因子
降低寄生参数

设计考量：

晶圆键合界面质量控制
热膨胀系数匹配
垂直互连电阻优化

5.3 机器学习辅助设计

应用场景：

击穿电压预测模型
工艺参数优化
器件性能仿真

典型方法：

神经网络建立工艺-性能映射
遗传算法优化设计参数
强化学习指导实验设计

实例流程：

收集历史工艺数据
建立特征工程
训练预测模型
验证模型准确性
指导新设计

6. 实际应用中的击穿电压管理

6.1 温度补偿技术

必要性：

雪崩击穿具有正温度系数
实际工作温度可能变化
需要稳定工作点

实现方法：

温度传感器反馈
可调偏置电源
数字补偿算法

6.2 动态偏置控制