1. 项目概述
这个基于FPGA的2FSK扩频通信链路实现项目，是我最近完成的一个数字通信系统设计。它完整实现了从数据源生成、扩频调制、信道传输到接收解调的全过程，特别针对低信噪比环境进行了优化。系统采用Verilog HDL在Xilinx Vivado 2022.2环境下开发，通过AWGN信道测试验证了在不同信噪比条件下的性能表现。
我在设计这个系统时，主要解决了三个核心问题：一是如何在FPGA上高效实现2FSK调制解调；二是如何通过扩频技术提升抗干扰能力；三是如何设计可靠的帧同步和定时恢复机制。整个系统包含7个关键模块，形成了一条完整的数字通信链路。
2. 系统架构设计
2.1 整体框图
系统采用典型的数字通信链路结构，发送端包括：
- 数据源模块（生成伪随机测试序列）
- 扩频模块（用PN码扩展信号带宽）
- 导频插入模块（添加帧同步头）
- 2FSK调制模块
信道部分模拟了AWGN（加性高斯白噪声）环境。接收端包含：
- 2FSK相干解调模块
- 帧同步和定时恢复模块
- 解扩模块
- 误码统计模块
2.2 关键设计考量
在设计初期，我对比了几种不同的方案：
-
调制方式选择：考虑过BPSK和2FSK，最终选择2FSK是因为：
- 对载波相位不敏感，降低同步复杂度
- 硬件实现简单，适合FPGA资源利用
- 在低信噪比环境下表现更稳定
-
扩频方案：采用直接序列扩频(DSSS)，因为：
- 实现简单，只需将数据与PN码进行模2加
- 提供处理增益，提升抗窄带干扰能力
- 便于多用户区分（虽然本项目是单用户）
-
同步机制：采用导频辅助的相关检测，因为：
- 比基于数据本身的同步更可靠
- 相关峰检测在FPGA上容易实现
- 对定时误差更鲁棒
3. 核心模块实现细节
3.1 扩频模块设计
扩频是系统的第一个关键环节。我采用周期为31的Gold码作为扩频伪码，这种码具有优良的自相关和互相关特性。
verilog复制// 伪码生成器示例代码
module pn_generator(
input clk,
input reset,
output reg pn_out
);
reg [4:0] shift_reg;
always @(posedge clk or posedge reset) begin
if(reset)
shift_reg <= 5'b11111; // 初始状态全1
else
shift_reg <= {shift_reg[3:0], shift_reg[4]^shift_reg[2]};
end
assign pn_out = shift_reg[4];
endmodule
扩频操作实际上就是数据与PN码的异或：
code复制扩频后数据 = 原始数据 ⊕ PN码
注意：PN码的初始状态必须收发两端一致，否则无法正确解扩。我在实现时特别添加了初始状态同步机制。
3.2 导频插入策略
导频用于帧同步，我设计了一个63位的m序列作为导频，其生成多项式为x⁶+x+1。导频插入在每帧数据的前面，结构如下：
| 导频(63bit) | 数据(256bit) |
|---|
在实现时需要注意：
- 导频长度要足够产生明显的相关峰
- 导频与数据之间需要添加保护间隔
- 导频的自相关特性要足够好
3.3 2FSK调制实现
2FSK调制采用直接数字频率合成(DDS)技术实现。两个载波频率f1和f2分别对应数据0和1：
verilog复制module fsk_modulator(
input clk,
input data_in,
output reg [15:0] carrier_out
);
parameter PHASE_INC_0 = 32'd42949673; // 对应f1=1MHz @100MHz clk
parameter PHASE_INC_1 = 32'd64424509; // 对应f2=1.5MHz @100MHz clk
reg [31:0] phase_accum;
always @(posedge clk) begin
phase_accum <= phase_accum + (data_in ? PHASE_INC_1 : PHASE_INC_0);
carrier_out <= $sin(phase_accum[31:16]); // 使用DDS技术
end
endmodule
频率选择考虑：
- 频差Δf = f2-f1 = 0.5MHz
- 符号速率Rs = 100kbps
- 满足Δf/Rs = 5，确保频率正交性
3.4 相干解调设计
接收端采用正交相干解调方案，结构如下：
- 本地产生两个正交载波cos(2πf1t)和sin(2πf1t)
- 与接收信号混频后低通滤波
- 计算信号能量E = I² + Q²
- 通过比较两个频率通道的能量判决数据
verilog复制// 相干解调核心部分
always @(posedge clk) begin
// I/Q通道积分
if(symbol_clock) begin
i_integral <= i_acc;
q_integral <= q_acc;
i_acc <= 0;
q_acc <= 0;
end else begin
i_acc <= i_acc + mixed_i;
q_acc <= q_acc + mixed_q;
end
// 能量计算
energy_f1 <= i_integral*i_integral + q_integral*q_integral;
// 对f2通道同样处理...
end
4. 同步系统实现
4.1 帧同步算法
帧同步采用滑动相关法，将接收信号与本地存储的导频序列进行相关运算：
verilog复制module frame_sync(
input clk,
input [15:0] rx_data,
output reg sync_flag
);
reg [15:0] shift_reg[0:62];
integer i;
reg [31:0] corr_value;
always @(posedge clk) begin
// 滑动窗口更新
for(i=62; i>0; i=i-1)
shift_reg[i] <= shift_reg[i-1];
shift_reg[0] <= rx_data;
// 相关计算
corr_value = 0;
for(i=0; i<63; i=i+1)
corr_value = corr_value + shift_reg[i]*local_pilot[i];
// 相关峰检测
if(corr_value > THRESHOLD)
sync_flag <= 1'b1;
else
sync_flag <= 1'b0;
end
endmodule
实际实现时我采用了流水线结构来提高处理速度，并添加了防误判机制：连续检测到3次相关峰超过门限才确认帧同步。
4.2 定时恢复技术
定时恢复采用早迟门算法，通过比较超前和滞后采样点的能量来调整采样时刻：
- 设置三个采样点：早、准时、迟
- 计算早点和迟点的能量差
- 根据差值调整采样时钟相位
- 当早迟能量相等时，认为达到最佳采样点
verilog复制// 定时误差检测
assign ted = (early_sample*early_sample) - (late_sample*late_sample);
// 环路滤波器
always @(posedge clk) begin
if(symbol_clock) begin
phase_acc <= phase_acc + loop_gain*ted;
end
end
我在实现中发现，环路增益的选择非常关键：
- 增益太大：系统不稳定，定时抖动大
- 增益太小：收敛速度慢，跟踪性能差
经过多次测试，最终选择了一个折中的增益值。
5. 性能测试与优化
5.1 不同信噪比下的测试结果
我测试了从-5dB到15dB的信噪比条件下的系统性能：
| SNR(dB) | 误码率(BER) | 同步成功率 |
|---|---|---|
| -5 | 2.3e-2 | 85% |
| 0 | 5.6e-3 | 95% |
| 5 | 1.2e-3 | 99% |
| 10 | 3.4e-5 | 100% |
| 15 | <1e-6 | 100% |
测试结果表明：
- 在SNR>5dB时，系统性能优异
- 在低信噪比下(-5dB)，扩频技术显著提升了系统鲁棒性
- 同步系统在恶劣环境下仍能保持较高成功率
5.2 资源占用分析
在Xilinx Artix-7 FPGA上的资源占用：
| 资源类型 | 使用量 | 占比 |
|---|---|---|
| LUT | 4231 | 12% |
| FF | 2876 | 8% |
| DSP48 | 16 | 20% |
| Block RAM | 8 | 10% |
资源优化技巧：
- 时分复用DSP模块
- 采用查找表替代复杂计算
- 优化状态机编码方式
5.3 实际调试中的问题
在开发过程中遇到并解决的主要问题：
-
伪码同步失锁：
- 现象：解扩后数据全乱
- 原因：PN码初始状态不同步
- 解决：添加同步头检测机制
-
定时抖动过大：
- 现象：误码率波动大
- 原因：早迟门环路增益不合适
- 解决：动态调整环路参数
-
相关峰误判：
- 现象：帧同步位置偏移
- 原因：导频自相关旁瓣高
- 解决：改用Gold码作为导频
6. 关键技术与经验总结
6.1 扩频通信的FPGA实现要点
-
伪码选择：
- 周期足够长（至少31位）
- 良好的自相关特性
- 实现简单（线性反馈移位寄存器）
-
处理增益计算：
code复制处理增益Gp = 10log10(N) [dB] (N为扩频因子)本项目中N=31，理论增益约15dB
-
解扩时序：
- 必须严格对齐PN码相位
- 建议添加1/2码片超前滞后检测
- 解扩前先完成帧同步和定时恢复
6.2 2FSK调制的优化技巧
-
频率间隔选择：
code复制Δf = k×Rs (k≥1, Rs为符号速率)最佳间隔Δf = (m+0.5)×Rs，m为整数
-
相位连续处理：
- 记录上一个符号结束时的相位
- 新符号从该相位开始
- 避免频率跳变导致的频谱扩散
-
非相干解调的优化：
- 增加积分时间提高信噪比
- 采用差分检测抗频偏
- 添加自动频率控制(AFC)环路
6.3 同步系统的设计经验
-
导频设计原则：
- 长度足够（至少一个PN码周期）
- 尖锐的自相关峰
- 与数据部分有明显区分
-
相关峰检测优化：
verilog复制// 归一化相关计算 corr_norm = (corr_value*corr_value)/(energy_pilot*energy_rx);这种归一化方法对幅度变化更鲁棒
-
定时恢复的实用技巧：
- 初始阶段使用较大环路带宽快速锁定
- 锁定后减小带宽降低抖动
- 添加死区避免微小调整引起的抖动
这个项目从构思到实现花了约两个月时间，期间经历了多次方案调整和参数优化。最大的收获是深刻理解了数字通信系统中同步的重要性——再好的调制解调算法，如果同步不准确，整体性能都会大幅下降。建议后续可以尝试加入自适应均衡技术，进一步提升在多径环境下的性能表现。