ARM存储指令STRD与STREX详解及应用实践

1. ARM存储指令概述

在嵌入式系统开发中，内存访问是最基础也是最重要的操作之一。ARM架构提供了多种存储指令来满足不同场景下的数据存储需求，其中STRD和STREX系列指令因其特殊的设计，在双字存储和原子操作领域扮演着关键角色。

提示：ARMv7架构开始引入的LPAE（Large Physical Address Extension）特性会影响这些指令的内存访问行为，特别是在处理64位数据时。

2. STRD指令详解

2.1 指令格式与编码

STRD指令的语法格式如下：

asm复制STRD{cond} Rt, Rt2, [Rn {, #+/-imm}]
STRD{cond} Rt, Rt2, [Rn], #+/-imm
STRD{cond} Rt, Rt2, [Rn, #+/-imm]!

指令编码分为T1（Thumb）和A1（ARM）两种格式。T1编码使用12位立即数（范围0-1020，4字节对齐），而A1编码使用8位立即数（范围0-255）。在二进制编码中，关键控制位包括：

• P位：决定是否使用前索引
• U位：决定偏移方向（加/减）
• W位：决定是否写回基址寄存器

2.2 寻址模式解析

STRD支持三种经典寻址方式：

1. 偏移寻址：

asm复制STRD R0, R1, [R2, #0x10]  ; 地址=R2+0x10，R2不变

2. 前索引寻址：

asm复制STRD R0, R1, [R2, #0x10]! ; 地址=R2+0x10，R2=R2+0x10

3. 后索引寻址：

asm复制STRD R0, R1, [R2], #0x10  ; 地址=R2，R2=R2+0x10

2.3 操作语义与边界条件

指令执行流程如下：

1. 检查条件码（cond）是否满足
2. 计算地址：根据U位决定加/减立即数
3. 内存写入：
   • 如果支持LPAE且地址8字节对齐，使用64位存储
   • 否则使用两个32位存储操作
4. 如果需要写回（W=1），更新基址寄存器

需要注意的限制条件：

• Rt必须是偶数寄存器
• Rt2必须等于Rt+1
• 不能使用PC作为目标寄存器
• 写回时基址寄存器不能与Rt/Rt2相同

3. STREX指令家族

3.1 指令变体对比

STREX系列包含多个变体，适用于不同数据宽度：

3.2 执行流程解析

STREX指令的执行包含关键三步：

1. 独占检查：通过全局监控器验证当前CPU是否持有该地址的独占访问权
2. 条件存储：只有通过检查才会实际执行存储操作
3. 状态返回：通过Rd寄存器返回操作结果（0成功，1失败）

以STREXD为例的典型使用模式：

asm复制try:
    LDREXD R0, R1, [R2]    ; 加载并获取独占权
    ...                    ; 修改数据
    STREXD R3, R0, R1, [R2]; 尝试存储
    CMP R3, #0             ; 检查是否成功
    BNE try                ; 失败则重试

3.3 异常处理机制

STREX指令可能触发两种异常情况：

1. 对齐异常：在ARMv7中，非对齐访问会触发Data Abort
2. 访问异常：当目标地址不可访问时产生Data Abort

特殊处理规则：

• 即使独占检查失败，对齐异常仍可能被触发
• 实际的存储操作只有在独占检查通过后才会执行
• 任何异常都会导致Rd寄存器不被更新

4. 并发编程实践

4.1 自旋锁实现

基于STREX的典型自旋锁实现：

asm复制lock:
    MOV R0, #1            ; 锁值=1（锁定状态）
    STREX R1, R0, [R2]    ; 尝试获取锁
    CMP R1, #0            ; 检查是否成功
    BNE lock              ; 失败则重试
    DMB                   ; 内存屏障保证顺序

unlock:
    DMB                   ; 确保所有操作完成
    MOV R0, #0            ; 锁值=0（解锁状态）
    STR R0, [R2]          ; 普通存储即可

4.2 无锁队列设计

使用LDREX/STREX实现的多生产者队列：

asm复制enqueue:
    LDREX R3, [R1]        ; 加载尾指针
    ADD R4, R3, #1        ; 计算新位置
    STREX R5, R4, [R1]    ; 尝试更新
    CMP R5, #0
    BNE enqueue           ; 冲突则重试
    
    STR R0, [R3]          ; 存储数据
    DMB                   ; 保证可见性

4.3 性能优化技巧

1. 减少临界区：在LDREX和STREX之间只做必要操作
2. 退避策略：冲突时增加延迟避免总线风暴
3. 缓存对齐：确保共享变量独占缓存行
4. 指令调度：在重试循环中插入其他有用工作

5. 调试与问题排查

5.1 常见问题速查表

5.2 调试技巧

1. 监控器状态检查：通过CP15寄存器查看独占监控器状态
2. 指令跟踪：使用ETM捕捉LDREX/STREX执行序列
3. 内存断点：在共享变量上设置硬件观察点
4. 模拟器验证：在QEMU等环境中复现并发场景

6. 架构演进与兼容性

从ARMv6到ARMv7的关键改进：

1. 监控粒度：从全局监控变为地址范围监控
2. 对齐要求：v7强制要求对齐检查
3. 异常模型：细化了独占访问失败的异常行为

向后兼容注意事项：

• ARMv5TE需要软件模拟原子操作
• Thumb-EE模式有特殊行为
• 虚拟化扩展引入了新的监控规则

在实际开发中，我经常遇到需要平衡性能和正确性的场景。一个典型的经验是：在高度竞争的环境中，基于STREX的自旋锁可能不如使用调度器支持的互斥体高效。此时可以考虑混合策略——先尝试有限次数的原子操作，失败后再转入内核辅助的同步机制。